概要信息：

目　录
绪论 （１）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第一章　计算机系统概述 （３）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第二章　数据的表示与运算 （１２）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第三章　存储器层次结构 （６４）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第四章　指令系统 （１１０）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第五章　中央处理器 （１３３）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第六章　总线 （１６８）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第七章　外围设备 （１８０）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
第八章　输入输出系统 （１９８）
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
绪　论
一、课程的地位：
核心课程中的骨干课程
核心专业基础
核心硬件课程
学位课
国家研究生入学统考科目
大部分自主命题学校研究生入学考试科目
二、与其他课程联系
三、考试特点分析
１．有单独作为一门专业课考查，也有与其它专业课混合考查
２．课程特相对较难，因为：
 内容面广，知识点多。
 内容不具体不直观、不具体、抽象！
 技术性、工程性、实践性强，知识与技术发展变化快，对实验环境要求高，部分学校投入不足，学
生对硬件课程缺乏足够的重视。
四、复习方法
１．课堂听讲：是传授与接收理论知识的主渠道，课堂的效率可以节约大量的课余时间，本课程自
１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
学难度较大。如还有不懂，在学习本视频课程中反复听讲，及时消化。
２．及时复习：是学习的重要环节，在遗忘前复习。
３．不轻视基础内容，不怕难点内容。
４．适当习题：做一定量的习题，是帮助理解和熟练掌握课程内容的重要环节，应独立认真完成 。
五、复习注意事项
１．分清复习的阶段，对课程进度把握
２．亲手做题，切忌眼高手低，在练习中总结出题方向和方法
３．重视真题，透彻分析，揣摩出题人心理
４．讲过的知识点和题一定要真正弄懂
５．注重知识点之间的联系
六、教材及主要参考资料
《计算机组成与结构》（第四版）王爱英主编　清华大学出版社
《计算机组成原理》王闵编著　电子工业出版社
《计算机组成与设计》胡越明主编 科学出版社
２
? 第一章
计算机系统概述
一、本章要求
学习计算机组成原理之前，先搞清楚计算机的系统层次结构，计算机硬件的基本组成（五大部件
的构成）、计算机软件的分类，以及计算机的基本工作过程。
从体系结构上来看，有多种不同类型的计算机，那么这些不同的计算机谁好谁坏？如何评价？还
需要我们了解计算机性能评价指标和相关参数。
二、目录分析
１．１计算机的发展历程［了解］
１．２计算机结构
１．２．１计算机硬件的基本组成［一般理解］
１．２．２计算机软件的分类［一般理解］
１．２．３计算机的工作过程 ［掌握］
１．２．４计算机的层次结构 ［一般理解］
１．３计算机性能指标 ［掌握］
三、考试分析
考点 重点与难点 考试中常见题型 复习思路与方法
计算机发展历程、系统层
次结构、硬件的基本组成、
软件的分类、工作过程、计
算机性能指标
系统层次结构、工作
过程、性能指标
以选择，填空，判断
小题为主
了解概念，抓住教材。理
解计算机的工作过程。
第１讲　计算机的硬件、软件和层次结构
一、考点精讲
１．２计算机结构
３
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
１．２．１计算机的硬件
计算机系统
硬件：指组成计算机的各种设备实体，计算机系统是物质基础。
软件：泛指各种程序和文件{ 。
计算机的基本功能主要包括数据加工、数据保存、数据传送和操作控制等。
计算机硬件有哪些？计算机到底怎么工作？
计算机硬件系统五大功能部件包括：
运算器、控制器
存储器（高速缓存　主存储器　虚拟存储器）
输入设备、输出设备
这些设备和部件通过 总线 和 接口 连结在一起，构成一台完整的计算机。
现也有认为五大组成部分是ＣＰＵ、存储器。摄入设备、输出设备、总线。还有其它分法。
４
计算机系统的硬件组成
１．运算器
运算器就好比一个由电子线路构成的算盘，能进行加、减、乘、除等算术运算，还可进行逻辑运算，
其主要功能包括：
（１）执行数值数据的加减乘除等算术运算，执行逻辑数据的与或非等逻辑运算，由一个被称为
ＡＬＵ的线路完成。
（２）暂时存放参加运算的数据和中间结果，由多个通用寄存器和乘商寄存器承担。
（３）运算器通常也是数据传输的通路 。
计算机中通常采用二进制数。因为二进制数的运算规律非常简单，在电子线路中比较容易实现，
而且设备也最节省。
注：二进制数和十进制数一样，位数越多，计算的精度就越高，但是位数越多，所需的电子器件也
越多。目前计算机的运算器长度一般是８位、１６位、３２位或６４位。
２．存储器
保存或“记忆”解题的原始数据和解题步骤。在运算前把参加运算的数据和解体步骤通过输入输
出设备送到存储器中保存起来。
不论是数据，还是解题步骤。存储器存储的全是０或１表示的二进制代码。
目前采用半导体器件来作为存储器。一个半导体触发器（Ｄ触发器等）可以记忆一个二进制代
码，一个数假定用１６位二进制代码表示，那么就需要有１６个触发器来保存这些代码。
存储元：保存一个二进制为的触发器，称为一个存储元。
存储单元：在存储器中保存一个字的所有触发器，称为一个存储单元。
地址：存储器是由许多存储单元组成，每个存储单元的编号，称为地址。
存储容量：存储器所有存储单元的总数。通常用单位“ＫＢ、ＭＢ、ＧＢ、ＴＢ”表示，如６４ＫＢ，１２８ＫＢ。
存储容量越大，表示计算机记忆储 存的信息就越多。
外存储器：计算机中又配备的存储容量更大的磁盘存储器、光盘存储器等。相对而言，半导体存
５
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
储器称为内存储器，磁盘存储器、光盘存储器等称为外存储器。
由高速缓冲存储器、主存储器、虚拟存储器所组成的多级存储器系统，是计算机中用于存储程序
和数据的部件。这三级存储器各自的功能分工、所用的存储介质的工作原理和特性各不相同。将作为
三个部分分别讲解。
３．控制器
控制器是计算机中发号施令的部件，向计算机各功能部件提供每一时刻协同运行所需要的控制
信号：它控制计算机的所有部件有条不紊地进行工作。控制器的任务是从内存中取出解题步骤加以
分析，然后执行某种操作。
（１）正确分析与执行每条指令：取指令→分析指令→执行指令。
（２）保证指令按规定序列自动连续地执行。
（３）对各种异常情况和请求及时响应和处理。
１）计算程序
运算器只能完成加、减、乘、除四则运算及其他一些辅助操作。对于比较复杂的算题，计算机在运
算前必须化成一步一步简单的加、减、乘、除等基本操作来做。
每一个基本操作就叫做一条指令，而解算某一问题的一串指令序列，叫做该问题的计算程序，简
称为程序。
例如在前述求解ｙ＝ａｘ＋ｂ－ｃ的例子中，解题步骤的每一步，只完成一种基本操作，所以就是一条
指令，而整个解题步骤就是一个简单的计算程序。
２）指令的形式
指令的内容由两部分组成，即操作的性质和操作的地址。前者称为操作码，后者称为地址码。
６
操作码：指出指令所进行的操作，如加、减、乘、除、取数、存数等等；
地址码：表示参加运算的数据应从存储器的哪个单元取，运算的结果应存到哪个单元。
表中指令的操作码部分就可以变成二进制代码。假如把地址码部分和数据也换成二进制数，那
么整个存储器的内容全部变成了二进制的代码或数据
指令的操作码定义
指令 操作码
加法 ００１
减法 ０１０
乘法 ０１１
除法 １００
取数 １０１
存数 １１０
打印 １１１
停机 ０００
　　将指令存放到存储器中叫存储程序。
存储器的任何位置既可以存数据也可以存指令，但是一般将指令和数据分开存。
控制器依靠存储的的程序来控制全机协调地完成计算任务叫做程序控制。
存储程序并按地址执行就是冯·诺依曼型计算机的设计思想，也是机器自动化工作的关键。
３）控制器的基本任务
计算机进行计算时，指令必须是按一定的顺序一条接一条地进行。
控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器
中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。
接着从存储器取出第二条指令，再执行这第二条指令。依次类推。
通常把取指令的一段时间叫做取指周期，而把执行指令的一段时间叫做执行周期。
因此，控制器反复交替地处在取指周期与执行周期之中。每取出一条指令，控制器中的指令计数
器就加１，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。
７
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
４）指令流和数据流
计算机字既可以代表指令，也可以代表数据。如果某字代表要处理的数据，则称为数据字；如果
某字为一条指令，则称为指令字。
指令和数据统统放在内存中，从形式上看，它们都是二进制数码。一般来讲，在取指周期中从内存读
出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。
４．适配器与输入输出设备
输入设备把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
输出设备把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
计算机的输入／输出设备通常称为外围设备（简称外设）。
由于种类繁多且速度各异，因而它们不是直接地同高速工作的主机相连接，而是通过适配器部件
与主机相连接。
冯·诺依曼思想的基本要点：
（１）采用二进制形式表示数据和指令
（２）由输入设备、输出设备、运算器、存储器和控制器五大部件组成。
（３）采用存储程序方式
存储程序方式是诺依曼思想的核心。
（４）指令和数据以同等地位存于存储器，可按地址寻访，程序和数据统一存储
（５）指令由操作码和地址码组成
（６）以运算器为中心
１．２．２软件的组成和分类
计算机软件：系统程序，应用程序
系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能
及用途。包括：
各种服务性程序：如诊断程序、排错程序、练习程序等；
语言程序：如汇编程序、编译程序、解释程序等；
操作系统
数据库管理系统
应用程序是用户利用计算机来解决某些问题所编制的程序，如工程设计程序、数据处理程序、自动控制程
序、企业管理程序、情报检索程序、科学计算程序等等。随着计算机的广泛应用，这类程序的种类越来越多。
如同硬件一样，计算机软件也是在不断发展的。
１．目的程序
用机器语言书写的程序，计算机完全可以“识别”并能执行，所以又叫做目的程序。
用机器语言编写程序很繁琐，又耗费大量的人力和时间，容易出错，出错后寻找错误也相当费事。
８
２．汇编程序
为了编写程序方便和提高效率，人们用一些约定的文字、符号和数字按规定的格式来表示各种不
同的指令，然后再用这些特殊符号表示的指令来编写程序。
借助于汇编程序，计算机本身自动地把称为汇编源程序翻译成用机器语言表示的目的程序。
３．源程序
算法语言比较接近数学语言，直观通用，与具体机器无关，便于学习，便于推广使用计算机。
用算法语言编写的程序称为源程序，源程序是不能由机器直接识别和执行的，必须给计算机配备
一个即懂算法语言又懂机器语言的“翻译”，才能把源程序翻译为机器语言。
（１）把源程序翻译成目的程序，然后机器执行目的程序，得出计算结果。通常，把编译程序和运行
系统和称为编译系统。如ＶＣ、Ｃ＋＋、Ｃ等
（２）逐个解释并立即执行源程序的语句，它不是编出目的程序后再执行，而是直接逐一解释语句
并得出计算结果。叫解释系统。如ＢＡＳＩＣ、ＶＢ等
１．２．３计算机的工作过程
使用计算机处理一个实际问题过程
（１）建立数学模型
（２）找出计算方法
（３）编写计算机程序
（４）调试运行程序
（５）输出运算结果
计算机硬件的工作过程
（１）把程序和数据装入主存储器
（２）从程序起始地址开始运行程序
（３）从首地址取出一条指令，译码，执行，并计算下一条指令地址
（４）取第二条指令，译码，执行，再计算下一条指令地址
　　…… …… ……
９
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
（５）程序结束
１．２．４计算机系统层次结构
１．３计算机的性能指标
机器字长　指处理机运算器中一次能够完成二进制数运算的位数。当前处理机的字长有８位、
１６位、３２位、６４位。
字长越长，表示计算的精度越高。与 ＣＰＵ中的 寄存器位数有关
吞吐量　表征一台计算机在某一时间间隔内能够处理的信息量，单位是字节／秒（Ｂ／ｓ）。
响应时间　表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量，例如微秒（１０
－６ｓ）、纳秒（１０－９ｓ）。
利用率　表示在给定的时间间隔内，系统被实际使用的时间所占的比率，一般用百分比表示。
总线宽度　一般指ＣＰＵ中运算器与存储器之间进行互连的内部总线二进制位数。
存储器容量　存储器中所有存储单元的总数目，通常用ＫＢ、ＭＢ、ＧＢ、ＴＢ来表示。
其中Ｋ＝２１０，Ｍ＝２２０，Ｇ＝２３０，Ｔ＝２４０，Ｂ＝８位（１个字节）。
存储器容量越大，记忆的二进制数越多。
存储器带宽　存储器的速度指标，单位时间内从存储器读出的二进制数信息量，一般用字节数／
秒表示。
主频／时钟周期　ＣＰＵ的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频
率（ｆ）叫ＣＰＵ的主频。度量单位是 ＭＨｚ（兆赫兹）、ＧＨｚ（吉赫兹）。例如 Ｐｅｎｔｉｕｍ系列机为６０ＭＨｚ～
２６６ＭＨｚ，而Ｐｅｎｔｉｕｍ４升至３．６ＧＨｚ。
　　主频的倒数称为ＣＰＵ时钟周期（Ｔ），即Ｔ＝１／ｆ，度量单位是微秒、纳秒。
ＣＰＵ执行时间　表示ＣＰＵ执行一段程序所占用的ＣＰＵ时间，可用下式计算：
ＣＰＵ执行时间 ＝ＣＰＵ时钟周期数 ×ＣＰＵ时钟周期长
ＣＰＩ　表示每条指令周期数，即执行一条指令所需的平均时钟周期数。用下式计算：
ＭＩＰＳ　表示每秒百万条指令数，用下式计算：
０１
ＭＦＬＯＰＳ　表示每秒百万次浮点操作次数，用下式计算：
ＭＩＰＳ是单位时间内的执行指令数，所以ＭＩＰＳ值越高说明机器速度越快。
　　ＭＦＬＯＰＳ是基于操作而非指令的，只能用来衡量机器浮点操作的性能，而不能体现机器的整体
性能。
　　ＴＦＬＯＰＳ　表示每秒万亿次浮点操作次数，该技术指标一般在超级计算机中使用。
二、真题举例：
１．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，ＣＰＵ区分它们的依据是（　
　）［２００９］
Ａ．指令操作码的译码结果　　　　　　　　　　Ｂ．指令和数据的寻址方式
Ｃ．指令周期的不同阶段 Ｄ．指令和数据所在的存储单元
２．下列选项中，描述浮点数操作速度指标的是（　　）［２０１１］
Ａ．ＭＩＰＳ　　　　　　　　Ｂ．ＣＰＩ　　　　　　　　Ｃ．ＩＰＣ　　　　　　　　Ｄ．ＭＦＬＯＰＳ
三、本讲小结
 本讲主要讲解了计算机的基本组成和基本工作过程。
 重点讲解计算机各部件的分工的工作过程。
 常考题型以小题为主，一般一份试卷最多一两道小题。
 应试方法通读教材，深入理解计算机的工作过程。
１１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
? 第二章
数据的表示和运算
一、本章要求
十、二、八、十六进制数及其相互转换。真值和机器数之间的关系以及 ＢＣＤ码、字符与字符串的
编码、校验码。
数据的表示码原码、反码、补码、移码以及它们之间的关联与区别。
定点数的表示，定点数位移运算、原码定点数加／减运算、补码定点数的加／减运算、定点数乘／除
运算、溢出概念和判别方法。
浮点数的表示（浮点数的表示范围和ＩＥＥＥ７５４标准）和浮点数的加／减运算。
串行加法器和并行加法器、算术逻辑单元ＡＬＵ的功能和结构。
二、目录分析
２．１数据的表示与编码［理解、掌握］
２．２定点数加／减法［理解、掌握］
２．３定点数乘法 ［理解、掌握］
２．４定点数除法 ［理解、掌握］
２．５浮点数 ［理解、掌握］
２．６ＡＬＵ［理解、掌握］
三、考试分析
考点 重点与难点 考试中常见题型 复习思路与方法
数据的表示及编码，定点
数运算，浮点数运算以
及ＡＬＵ
数据的机器码表示及
其关系，定点运算、浮
点数的规格化表示及
其运算
试题基本涵盖所有
题型，还易和其它章
节结合的综合性应
用题
对数据机器码表示机制要
深入理解，这样更容易记
忆他们之间的关系，对于
运算重点掌握运算方法。
２１
第１讲　数的机器表示（一）
一、考点精讲
２．２定点数的表示和运算
２．２．１定点数的表示
定点表示：约定机器中所有数据的小数点位置固定不变。由于约定在固定的位置，小数点就不再
使用记号“．”来表示。
通常将放到数值位最后面或者最前面，这样数据表示成纯整数或纯小数。
１．无符号数的表示
用全部二进制代码表示表示数字，没有符号位
８位二进制无符号数范围（００００００００～１１１１１１１１）
０～２８－１
２．有符号数的表示方法
定点数ｘ＝ｘ０ｘ１ｘ２…ｘｎ在定点机中表示如下（ｘ０：符号位，０代表正号，１代表负号）：
纯小数的表示
纯小数的表示范围为
（ｘ０ｘ１ｘ２…ｘｎ数值位各位均为０时绝对值最小；数值位各位均为１时绝对值最大）
０≤ ｜ｘ｜≤ １－２－ｎ
－（１－２－ｎ）≤ｘ≤ １－２－ｎ
例如：
用八位二进制
３１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
　　
ｘ０ ｘ１ ｘ２ ｘ３ … … … ｘ３０ ｘ３１
　　３２位二进制数定点小数可以表示的范围
－０．９９９９９９９９９５３４３３８７≤ｘ≤ ０．９９９９９９９９９５３４３３８７
２．纯整数的表示
纯整数的表示范围为
（ｘ０ｘ１ｘ２…ｘｎ数值位各位均为０时绝对值最小；数值位各位均为１时绝对值最大）
－（２ｎ－１）≤ｘ≤ ２ｎ－１　　　　０≤ ｜ｘ｜≤ ２ｎ－１
例如：用八位二进制
－１１１１１１１≤ｘ≤１１１１１１１　　　　（１１１１，１１１１）　　（０１１１，１１１１）
－（２７－１）≤ ｘ≤ ２７－１　　　　－１２７≤ ｘ≤ １２７
４１
ｘ０ ｘ１ ｘ２ ｘ３ … … … ｘ３０ ｘ３１
　　３２位二进制数定点整数可以表示的范围
　（１１１… … … １）　（０１… … … １１）
－（２３１－１）≤ ｘ≤ ２３１－１
目前计算机中多采用定点纯整数表示，因此将定点数表示的运算简称为整数运算。
例：机器字长为３２位，定点表示时，数符１位，尾数３１位。
则：定点整数表示时，最大正数值＝　　　　　　　　　　　　　　　　 ，
最小负数值＝　　　　　　　　　　　　　　　　 。
定点小数表示时，最大正数值＝　　　　　　　　　　　　　　　　，
最小负数值＝　　　　　　　　　　　　　　　　。
十进制加法器可由ＢＣＤ码（二－十进制码）来设计，它可以在二进制加法器的基础上加上适当的
“校正”逻辑来实现，该校正逻辑可将二进制的“和”改变成所要求的十进制格式。
ＢＣＤ码
十进制数 ＢＣＤ码
合
法
０ ００００
１ ０００１
２ ００１０
３ ００１１
４ ０１００
５ ０１０１
６ ０１１０
７ ０１１１
８ １０００
９ １００１
非
法
１０ １０１０
１１ １０１１
１２ １１００
１３ １１０１
１４ １１１０
１５ １１１１
　　
５１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
ＢＣＤ码举例：
非法ＢＣＤ码：
ＢＣＤ码的加法运算法则
直接相加
适用于两个数相加的和是也合法ＢＣＤ码———即和小于等于９（１００１）
（１）１０＋（８）１０＝（９）１０
（９）１０的ＢＣＤ码为：
机器按二进制相加，所以４位二进制数相加时，是按“逢十六进一”的原则进行运算的；
而实质上两个十进制数相加，应该按“逢十进一”的原则相加；
１６与１０相差６，所以当和超过９或有进位时，都要“加６进行修正”。
加 ６修正的ＢＣＤ码加法运算
第一种情况：１０≤两个数相加的和≤１５，和需要加６修正，进位在修正过程中产生
第二种情况：两个数相加的和≥ １６，结果需加６修正，进位在相加过程中产生
６１
１．原码表示法
原码就是数值的真值（绝对值）前面加上一个符号位（正数０、负数１）
若定点小数的原码形式为ｘ０ｘ１ｘ２…ｘｎ，则原码表示的定义是
［ｘ］原 ＝
０＋｜ｘ｜＝ｘ １＞ｘ≥０
１＋｜ｘ｜＝１－ｘ ０≥ｘ{ ＞－１
　　　　（２．７）
式中［ｘ］原是机器数，ｘ是真值
例如，ｘ＝＋０．１００１，则［ｘ］原 ＝０．１００１
ｘ＝－０．１００１，则［ｘ］原 ＝１．１００１
对于０，原码机器中往往有“＋０”、“－０”之分，故有两种形式：
［＋０］原 ＝０．０００．．．０
［－０］原 ＝１．０００．．．０
一个 ｎ＋１位（包括数值位和符号位）定点小数原码的表示范围是
若定点整数的原码形式为ｘ０ｘ１ｘ２…ｘｎ，则原码表示的定义是
ｎ＋１位定点整数原码的表示范围是
对于０，原码机器中往往有“＋０”、“－０”之分，故有两种形式：
［＋０］原 ＝００００．．．０
［－０］原 ＝１０００．．．０
ｎ＋１位定点整数原码的表示范围
７１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
－（２ｎ
"
１）≤ ｘ≤２ｎ"１
思考：ｎ＋１位定点整数原码能表示多少个数？有几个编码？
例：已知ｘ，根据原码的定义求ｘ的原码［ｘ］原。
①ｘ＝＋０．１０１０１１０　　②ｘ＝－０．１０１０１１０　　③ｘ＝＋１０１０１１０　　④ｘ＝－１０１０１１０
解：①［ｘ］原 ＝ｘ＝０．１０１０１１０
②［ｘ］原 ＝１－ｘ＝１＋０．１０１０１１０＝１．１０１０１１０
③［ｘ］原 ＝ｘ＝０１０１０１１０
④［ｘ］原 ＝２
７－ｘ＝２７＋１０１０１１０＝１０００００００＋１０１０１１０＝１１０１０１１０
几点注意：
（１）［ｘ］原的表示为符号位加上ｘ的绝对值，所以原码又称带符号位的绝对值表示。
（２）纯小数的原码表示中
当ｘ≥ ０时，［ｘ］原 ＝ｘ，
当ｘ＜０时，［ｘ］原 ＝１＋#ｘ# ，即符号位加上ｘ小数部分的绝对值。
当ｘ为纯整数中
当ｘ≥ ０时，［ｘ］原 ＝ｘ，
当ｘ＜０时，［ｘ］原 ＝２
ｎ＋
#
ｘ
#
，其中２ｎ为符号位的权值，２ｎ＋
#
ｘ
#
相当于使符号位为１。
（３）ｘ和－ｘ的原码转换：
将［ｘ］原的符号位（左端第一位）取反，即可得到［－ｘ］原。
（４）原码中０的表示不唯一。
（５）若原码字长为ｎ，总共有２ｎ个编码，但对应的真值只有２ｎ－１个。
因为［０］原占用了两个编码，因此原码表示的范围较小（２
ｎ个编码只能表示２ｎ－１个真值）。注
意与补码的不同。
（６）负数原码形式上大于正数的原码：
对于定点小数，当ｘ＞０时，０＜［ｘ］原 ＜１；
当ｘ＜０时，１＜［ｘ］原 ＜２。
对于定点整数，当ｘ＞０时，０＜［ｘ］原 ＜２
ｎ－１；
当ｘ＜０时，２ｎ－１＜［ｘ］原 ＜２
ｎ。
（７）原码的移位规则：
符号位不变，数值部分左移或右移，移出的空位填“０”。（左移一位相当于乘以２，右移一位相当
于除以２）
例：已知［Ｘ］原，求［
１
２Ｘ］原和［２Ｘ］原。
①［Ｘ］原 ＝０．０１１００００；②［Ｘ］原 ＝１００１１０１０
８１
解：①［１２Ｘ］原 ＝０．００１１０００　　　［２Ｘ］原 ＝０．１１０００００
② ［１２Ｘ］原 ＝１０００１１０１　　　［２Ｘ］原 ＝１０１１０１００
左移时注意不要将有效位移出，否则将会出错。
例：设机器字长为８位，写出＋０．３７５和－０．６８７５的二进制原码表示。
解：（＋０．３７５）１０＝（０．０１１）２＝（０．０１１００００）２
［０．０１１００００］原 ＝０．０１１００００
（－０．６８７５）１０＝（－０．１０１１）２＝（－０．１０１１０００）２
［－０．１０１１０００］原 ＝１．１０１１０００
例：设机器字长为８位，写出＋３７和－３７的二进制原码表示。
解：（＋３７）１０＝（１００１０１）２
［１００１０１］原 ＝００１００１０１＝２５Ｈ
（－３７）１０＝（－１００１０１）２
［－１００１０１］原 ＝１０１００１０１＝Ａ５Ｈ
可见将［Ｘ］原的符号取反即可得到［－Ｘ］原
原码的优点和缺点：
优点：原码简单易懂，与真值转换容易，实现乘除法方便。（乘除法数值位由两数的绝对值相乘／
除得到，符号位由两数的符号位异或即可）；
不足：①原码中０的表示有两种，给使用带来了不便；
②原码表示的加减法运算复杂，这是因为：
当两数相加时，如果是同号则数值相加；如果是异号，则要进行减法。
而在进行减法时还要比较绝对值的大小，然后大数减去小数，最后还要给结果选择符号。
为了解决原码的不足，人们找到了补码表示法。
第２讲　数的机器表示（二）
一、考点精讲
２．补码表示法
我们以钟表对时为例说明补码的概念。
举例１：假设现在的标准时间为４点正；而有一只表已经７点了，为了校准时间，可以采用两种
方法：
将时针退 ７－４＝３格；
将时针向后拨９格，７＋９（ｍｏｄ１２）＝４。
这两种方法都能对准到４点。
９１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
可以看出，减３和加９是等价的，即９是（－３）对１２的补码，可以用数学公式表示－３＝＋９（ｍｏｄ１２）
ｍｏｄ１２的意思就是１２模数，这个“模”表示被丢掉的数值。
７－３和７＋９（ｍｏｄ１２）等价，原因就是表指针超过１２时，将１２自动丢掉，最后得到１６－１２＝４。从
这里可以得到一个启示，就是负数用补码表示时，可以把减法转化为加法。
７－３和７＋９（ｍｏｄ１２）等价，９称为－３对１２的补码
即 ［－３］补 ＝９＝１２＋（－３）　（ｍｏｄ１２）　　　　ａ式
举例２：对于秒表，现在指针在５０秒，如果要表的指针指向３０秒，可以向回拨２０秒即５０－２０＝
３０，也可以向后拨４０秒也可以到３０秒。３０＝５０＋４０（ｍｏｄ６０）
５０－２０和５０＋４０（ｍｏｄ６０）等价，４０称为－２０对６０的补码即
［－２０］补 ＝４０＝６０＋（－２０）　（ｍｏｄ６０）　　　　ｂ式
对一个确定的模而言，当需要减去一个数ｘ时，可以用加上ｘ对应的负数的补码［－ｘ］补来代替。
再比较［－３］补 ＝９＝１２＋（－３）　（ｍｏｄ１２）　　ａ式
试说出补码定义？
补码的定义：
［Ｘ］补 ＝Ｍ＋Ｘ（ｍｏｄＭ）
当ｘ≥０时，Ｍ＋Ｘ大于Ｍ，把Ｍ丢掉，所以［Ｘ］补 ＝Ｘ，即正数的补数等于其本身。
当ｘ＜０时，［Ｘ］补 ＝Ｍ＋Ｘ＝Ｍ－｜Ｘ｜，所以负数的补数等于模与该数绝对值之差。
例：求模Ｍ＝２时。二进制数ｘ的补。
①ｘ＝＋０．１０１１０１０１　　　　　②ｘ＝－０．１０１１０１０１
解：①ｘ≥０
［ｘ］补 ＝２＋ｘ＝１０．００００００００＋０．１０１１０１０１＝１０．１０１１０１０１＝０．１０１１０１０１（ｍｏｄ２）
因为ｘ≥ ０，模２丢掉。
②因为ｘ＜０
［ｘ］补 ＝２＋ｘ＝２－#ｘ#＝１０．００００００００－０．１０１１０１０１＝１．０１００１０１１（ｍｏｄ２）
若定点小数补码形式为ｘ０．ｘ１ｘ２…ｘｎ，则补码表示的定义是
对定点整数，补码表示的定义是
［Ｘ］补 ＝Ｍ＋Ｘ（ｍｏｄＭ）
０２
纯小数补码表示的模Ｍ＝２，纯整数补码表示的模Ｍ＝２ｎ＋１
例：已知ｘ，求ｘ的补码［ｘ］补。
①ｘ＝＋０．１０１０１１０　　　②ｘ＝－０．１０１０１１０
③ｘ＝＋１０１０１１０　　　　④ｘ＝－１０１０１１０
解：①［ｘ］补 ＝ｘ＝０．１０１０１１０
②［ｘ］补 ＝２＋ｘ＝１０．０００００００＋（－０．１０１０１１０）＝１．０１０１０１０
③［ｘ］补 ＝ｘ＝０１０１０１１０
④［ｘ］补 ＝２
８＋ｘ＝１００００００００＋（－１０１０１１０）＝１０１０１０１０
补码的性质：
（１）几个特殊数值的补码表示：
０的补码表示
［＋０］补 ＝［－０］补 ＝２±０．００… ００＝０．００… ００　　 （纯小数ｍｏｄ２）
［＋０］补 ＝［－０］补 ＝２
ｎ＋１±００… ００＝００… ００　　 （纯整数ｍｏｄ２ｎ＋１）
注意：０的补码表示只有一种形式。
－１和－２ｎ的补码表示（注意与原码的表示范围比较）
ｎ＋１位纯小数补码表示中
［－１］补 ＝２＋（－１）＝１０．０…０＋（－１．０… ０）＝１．０… ０
纯小数原码表示中［－１］原是不能表示的。只能表示到－（１－２
－ｎ）
ｎ＋１位纯整数补码表示中
纯整数原码表示中［－２ｎ］原是不能表示的。只能表示到－（２ｎ－１）
可见补码比原码在数轴的最左端多表示一个数。
－１和－２ｎ的补码与［－０］原表示形式一样。
注意：这个补码最高位既表示符号也表示数值，而其它补码的最高位只表示符号。
（２）补码的表示范围
一个ｎ＋１位定点整数补码的表示范围是－２ｎ≤ ｘ≤２ｎ"１
一个ｎ＋１位定点小数补码的表示范围是－１≤ｘ≤１－２－ｎ
回顾原码的范围：
一个ｎ＋１位定点整数原码的表示范围是－（２ｎ－１）≤ ｘ≤２ｎ"１
一个ｎ＋１位定点小数原码的表示范围是－（１－２－ｎ）≤ｘ≤１－２－ｎ
１２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
（３）补码与原码的关系
对于正数直接取其二进制数的表示构成补码。
即若ｘ≥ ０，［ｘ］原 ＝［ｘ］补。
若 ｘ＜０，对［ｘ］原其按位取反（符号位不变）后再在最低位加１得到［ｘ］补；反之将［ｘ］补除符号位
以外各位取反后，再在最低位加１，即可得到［ｘ］原。
注意：补码中特殊数－１（纯小数）和－２ｎ（纯整数）的表示，在原码中没有对应表示。
（４）［ｘ］补和［－ｘ］补的关系
已知［ｘ］补，将［ｘ］补的各位（含符号位）取反，然后在最低位上加１，即得到［－ｘ］补。反之亦然。
求［－ｘ］补，也称为对［ｘ］补的求补
例：［ｘ］补 ＝１．００１１０１０　 ［－ｘ］补 ＝０．１１００１１０
［ｘ］补 ＝１０１１００１０　　［－ｘ］补 ＝０１００１１１０
简单求补方法是：在取反过程中，低位最后一个１不变，最后一个１后的０也都不变。
（５）补码的移位规则：
补码的左移（乘２）：符号位不变，数值部分左移，最低位移出的空位填０；
补码的右移（除２）：符号位不变，数值部分右移，最高位移出的空位填符号位。
例：已知［ｘ］补，求［２ｘ］补、［
１
２ｘ］补。
（１）［ｘ］补 ＝０．０１０１００１，　 （２）［ｘ］补 ＝１１０１１０１０
解：（１）［２ｘ］补 ＝０．１０１００１０
［
１
２ｘ］补 ＝０．００１０１００
（２）［２ｘ］补 ＝１０１１０１００
［
１
２ｘ］补 ＝１１１０１１０１
（６）负数补码形式上大于正数的补码：
与原码类似
（７）补码的位扩展
例如将字节（８位二进制）表示的补码扩展为１６位二进制表示的补码。
２２
定点小数：在最低位用０扩展。
定点整数：在最高位用符号位扩展。
常用求补码的方法（与定义求补码比较）：
ａ．若ｘ≥０则［ｘ］补 ＝ｘ，符号位为０
若ｘ＜０，则将ｘ绝对值的各位取反，然后在最低位上加１，符号位为１，即得到［ｘ］补。
ｂ．若ｘ≥０数值位不变，符号位为０．
若ｘ＜０，数值位从最低位开始，对遇到的０和第一个１取其原来的代码，对第一个以后开始直至
最高位均按位取反，符号位为１。
这两种求补方法电路实现简单易行。
３．反码表示法
所谓反码，就是二进制的各位数码０变为１，１变为０。也就是说，若ｘｉ＝１，则反码为ｘｉ＝０；若 ｘｉ
＝０，则反码ｘｉ＝１。数值上面的一横表示反码的意思。在计算机中用触发器寄存数码，若触发器Ｑ端
输出表示原码，则其Ｑ端输出就是反码。由此可知，反码是容易得到的。
反码的主要作用就是求补码。
对定点小数，反码表示的定义为
其中ｎ代表数的位数。
反码实质上是一种特殊的补码，其特殊之处在于反码的模比补码的模小一个最低位上的１。
在一些文献中，这种以２为基数的反码又称为１的补码。
一般情况下，对于正数 ｘ＝＋０．ｘ１ｘ２…ｘｎ，则［ｘ］反 ＝１．ｘ１ｘ２…ｘｎ
对于负数 ｘ＝－０．ｘ１ｘ２…ｘｎ，则有［ｘ］反 ＝１．　　　　 …
对于０，有［＋０］反和［－０］反之分：
［＋０］反 ＝０．００．．．０
［－０］反 ＝１．１１．．．１
我们比较反码与补码的公式
［ｘ］反 ＝（２－２
－ｎ）＋ｘ
［ｘ］补 ＝２＋ｘ
可得到
这就是通过反码求补码的重要公式。这个公式告诉我们：若要一个负数变补码，其方法是符号位
３２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
置１，其余各位０变１，１变０，然后在最末位（２－ｎ）上加１。
对定点整数，反码表示的定义为
反码的特点：
（１）在反码表示中，用符号位ｘ０表示正负，形式与原码表示相同，０为正，１为负
（２）反码中，０有两种表示形式
纯小数：［＋０］反 ＝０．００… ０　　　　　［－０］反 ＝１．１１… １
纯整数：［＋０］反 ＝０００… ０　　　　　 ［－０］反 ＝１１１… １
（３）反码的表示范围与原码相同。注意，纯小数的反码不能表示为－１，纯整数的反码不能表示为
－２ｎ
（４）对于整数有
反码表示在计算机中往往作为数码变换的中间环节。
４．移码表示法
补码表示很难直接判断其真值大小
移码通常用于表示浮点数的阶码。由于阶码是个ｎ位的整数，假定定点整数移码形式为 ｘ０ｘ１ｘ２…
ｘｎ时，
对定点整数，移码的传统定义是ｎ位数值真值加上一个固定常数２ｎ
对定点小数，移码的传统定义是真值加上一个固定常数１
４２
根据上两式可知，移码表示把真值ｘ在数轴上正向平移１（纯小数）或２ｎ（纯整数）后得到的。
若阶码数值部分为７位，以ｘ表示真值，则
［ｘ］移 ＝２
７＋ｘ＝１２８＋ｘ　　　　１２８＞ｘ≥－１２８
例如，当正数ｘ＝＋１０１０１０１时，
［ｘ］移 ＝２
７＋１０１０１０１＝１，０００００００＋１０１０１０１＝１，１０１０１０１；
当负数ｘ＝－１０１０１０１时，
［ｘ］移 ＝２
７＋ｘ＝２７－１０１０１０１＝１０００００００－１０１０１０１＝０，０１０１０１１。
移码中的逗号不是小数点，而是表示左边一位是符号位。
移码中符号位ｘ＝表示的规律与原码、补码、反码相反（０表示负，１表示正）。
移码的几何性质
（１）移码的几何性质
当ｎ＝３时，纯整数的移码为：
真值　　　　　　　　移码　　　　　　真值　　　　　　　　移码
＋０００（＋０） １０００ －００１（－１） ０１１１
＋００１（＋１） １００１ －０１０（－２） ０１１０
＋０１０（＋２） １０１０ －０１１（－３） ０１０１
＋０１１（＋３） １０１１ －１００（－４） ０１００
＋１００（＋４） １１００ －１０１（－５） ００１１
＋１０１（＋５） １１０１ －１１０（－６） ００１０
＋１１０（＋６） １１１０ －１１１（－７） ０００１
＋１１１（＋７） １１１１ －１０００（－８） ００００
移码表示的实质是把真值映像到一个正数域，因此移码的大小可直观地反映真值的大小。
不管正数还是负数，用移码表示时，可以按无符号数比较大小。
（２）移码中“０”的表示
移码中“０”的表示是唯一的
［＋０］移 ＝［－０］移 ＝２
ｎ±０…０＝１０…０（纯整数）
移码的表数范围与补码一致
５２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
纯整数移码表示的最小数可以表示到－２ｎ
（３）移码与补码的关系
ｘ≥０时 ［ｘ］补 ＝ｘ，［ｘ］移 ＝２
ｎ＋ｘ，［ｘ］移 ＝［ｘ］补 ＋２
ｎ
ｘ＜０时 ［ｘ］补 ＝２
ｎ＋１＋ｘ，［ｘ］移 ＝２
ｎ＋ｘ，［ｘ］移 ＝２
ｎ＋［ｘ］补 －２
ｎ＋１＝［ｘ］补 －２
ｎ
ｘ＝＋１０１１０１０
［ｘ］补 ＝０１０１１０１０
［ｘ］移 ＝２
ｎ＋ｘ＝２７＋１０１１０１０＝１１０１１０１０
Ｘ＝－１０１１０１０
［ｘ］补 ＝１０１００１１０
［ｘ］移 ＝２
ｎ＋ｘ＝２７＋（
"
１０１１０１０）＝００１００１１０
由上例可见：补码的数值部分不变，符号取反，即得移码。反之亦然。
（４）移码的符号位：
０表示负数，１表示正数，和原码、反码、补码不同。
（５）移码与真值的线性关系：
移码的顺序和真值完全一致，因此移码在表示阶码时可以方便的进行大小比较，其结果与真值
一致。
二、真题举例
１．一个Ｃ语言程序在一台３２位机器上运行。程序中定义了三个变量ｘｙｚ，其中ｘ和ｚ是 ｉｎｔ型，ｙ
为ｓｈｏｒｔ型。当ｘ＝１２７，ｙ＝－９时，执行赋值语句ｚ＝ｘ＋ｙ后，ｘｙｚ的值分别是（　　）　［２００９］
Ａ．ｘ＝００００００７ＦＨ，ｙ＝ＦＦＦ９Ｈ，ｚ＝００００００７６Ｈ
Ｂ．ｘ＝００００００７ＦＨ，ｙ＝ＦＦＦ９Ｈ，ｚ＝ＦＦＦＦ００７６Ｈ
Ｃ．ｘ＝００００００７ＦＨ，ｙ＝ＦＦＦ７Ｈ，ｚ＝ＦＦＦＦ００７６Ｈ
Ｄ．ｘ＝００００００７ＦＨ，ｙ＝ＦＦＦ７Ｈ，ｚ＝００００００７６Ｈ
２．假定有４个整数用８位补码分别表示ｒ１＝ＦＥＨ，ｒ２＝Ｆ２Ｈ，ｒ３＝９０Ｈ，ｒ４＝Ｆ８Ｈ，若将运算结果存放
在一个８位寄存器中，则下列运算会发生溢出的是（　　）［２０１０］
Ａ．ｒ１×ｒ２　　　　　　Ｂ．ｒ２×ｒ３　　　　　　Ｃ．ｒ１×ｒ４　　　　　　Ｄ．ｒ２×ｒ４
ｒ１＝ＦＥＨ＝１１１１，１１１０＝１０００，００１０＝－２
ｒ２＝Ｆ２Ｈ＝１１１１，００１０＝１０００，１１１０＝－１４
ｒ３＝９０Ｈ＝１００１，００００＝１１１０，１１１１＋１＝１１１１，００００＝－１１２
Ｒ４＝Ｆ８Ｈ＝１１１１，１０００＝１０００，１０００＝－８
三、本讲小结
上面的数据四种机器表示法中，移码表示法主要用于表示浮点数的阶码。
６２
由于补码表示对加减法运算十分方便，因此目前机器中广泛采用补码表示法。
在这类机器中，数用补码表示，补码存储，补码运算。
也有些机器，数用原码进行存储和传送，运算时改用补码。
还有些机器在做加减法时用补码运算，在做乘除法时用原码运算。
第３讲　运算方法和运算器（一）
一、考点精讲
字符与字符串的表示方法
１．字符的表示方法
目前国际上普遍采用的字符系统是七单位的 ＡＳＣＩ码（美国国家信息交换标准字符码），它包括
１０个十进制数码，２６个英文字母和一定数量的专用符号，如＄，％，＋，＝等，共１２８个元素，因此二进
制编码需７位，加一位偶校验位，共８位一个字节。
ＡＳＣＩ码规定８个二进制位的最高一位为０，余下的７位可以给出１２８个编码，表示１２８个不同的字符。
２．字符串的表示方法
字符串是指连续的一串字符，通常方式下，它们占用主存中连续的多个字节，每个字节存一个字
符。当主存字由２个或４个字节组成时，在同一个主存字中，既可按从低位字节向高位字节的顺序存
放字符串的内容，也可按从高位字节向低位字节的次序顺序存放字符串的内容。
汉字的表示方法
为了能直接使用西文标准键盘把汉字输入到计算机，就必须为汉字设计相应的输入编码方法。
当前采用的方法主要有以下三类：
数字编码 常用的是国标区位码，用数字串代表一个汉字输入。
数字编码输入的优点是无重码，且输入码与内部编码的转换比较方便，缺点是代码难以记忆。
拼音码 拼音码是以汉字拼音为基础的输入方法。使用简单方便，但汉字同音字太多，输入重码率
很高，同音字选择影响了输入速度。
字形编码 字形编码是用汉字的形状来进行的编码。把汉字的笔划部件用字母或数字进行编码，
按笔划的顺序依次输入，就能表示一个汉字。
汉字内码是用于汉字信息的存储、交换、检索等操作的机内代码，一般采用两个字节表示。
英文字符的机内代码是七位的 ＡＳＣＩ码，当用一个字节表示时，最高位为“０”。为了与英文字符
能相互区别，汉字机内代码中两个字节的最高位均规定为“１”。
注意：有些系统中字节的最高位用于奇偶校验位，这种情况下用三个字节表示汉字内码。
注意：汉字的输入编码、汉字内码、字模码是计算机中用于输入、内部处理、输出三种不同用途的
编码，不要混为一谈。
字模码是用点阵表示的汉字字形代码，它是汉字的输出形式。
７２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
根据汉 字输出的要求不同，点阵的多少也不同。字模点阵的信息量很大，所占存储空间也很大。
因此字模点阵只能用来构成汉字库，而不能用于机内存储。字库中存储了每个汉字的点阵代码。当
显示输出或打印输出时才检索字库，输出字模点阵，得到字形。
校验码
元件故障＼噪声干扰等各种因素常常导致计算机在处理信息过程中出现错误。为了防止错误，可
将信号采用专门的逻辑线路进行编码以检测错误，甚至校正错误。通常的方法是，在每个字上添加一
些校验位，用来确定字中出现错误的位置。
Ａ．奇偶校验码
组成奇偶校验码的基本方法：在 ｎ位有效信息位上增加一个二进制校验位，构成一个 ｎ＋１位奇
偶校验码。
奇校验：使ｎ＋１位的奇偶校验码中１的个数为奇数。
偶校验：使ｎ＋１位的奇偶校验码中１的个数为偶数。
Ｂ．海明校验码
海明校验实质上是一种多重奇偶校验。它将有效信息按某种规律分成若干组，每组安排一个校
验位，作奇偶测试，就能提供多位检错信息，以指出最大可能是哪位出错，从而将其纠正。
Ｃ．ＣＲＣ码
校验码由多项式Ｍ（ｘ）·２ｒ除以产生校验码的生成多项式Ｇ（ｘ）所得的余数形成。
ＣＲＣ的检错和纠错方法：
发送部件将某信息的ＣＲＣ码传送至接收部件，接收部件收到ＣＲＣ码后，仍用约定的多项式Ｇ（ｘ）
去除，若余数为０，表示传送正确；
若余数不为０，表示出错，再由余数的值来确定哪一位出错，从而加以纠正。
海明校验和ＣＲＣ校验相对奇偶校验而言较为复杂，但它们不仅可以查错，还能指出是哪位出错
并通过线路纠正其错误，从而保证数据信息传送的正确性。
２．２．１定点数的运算
定点加法减法运算
补码加法
８２
负数用补码表示后，可以和正数一样来处理。
当需要减去一个数ｘ时，可以用加上ｘ对应的负数的补码［－ｘ］补来代替。
这样，运算器里只需要一个加法器就可以了，不必为了负数的加法运算，再配一个减法器。
补码加法的公式是
例：ｘ＝０．１００１，ｙ＝０．０１０１，求ｘ＋ｙ。
解：［ｘ］补 ＝０．１００１，［ｙ］补 ＝０．０１０１
　 ［ｘ］补　　　０．１００１
＋［ｙ］补　　　０．０１０１　
［ｘ＋ｙ］补　　　０．１１１０
所以　　　　ｘ＋ｙ＝＋０．１１１０
例：ｘ＝＋０．１０１１，ｙ＝－０．０１０１，求ｘ＋ｙ。
［ｘ］补 ＝０．１０１１，　　［ｙ］补 ＝１．１０１１
　 ［ｘ］补　　　　０．１０１１
＋［ｙ］补　　　　１．１０１１　
［ｘ＋ｙ］补　　　 １０．０１１０　
所以ｘ＋ｙ＝０．０１１０
算术运算验证０．１０１１＋（－０．０１０１）＝０．０１１０
由以上两例看到，补码加法的特点，一是符号位要作为数的一部分一起参加运算，二是要在模２
的意义下相加，即超过２的进位要丢掉。
数用补码表示时，减法运算的公式为
［－ｙ］补 ＝－［ｙ］补　　　　　　　 （ｍｏｄ２）
［ｘ－ｙ］补 ＝［ｘ］补 ＋［－ｙ］补　　　　（ｍｏｄ２）
［ｘ－ｙ］补 ＝［ｘ］补 ＋［－ｙ］补　　　　（ｍｏｄ２
ｎ＋１）
例：ｘ＝＋０．１１０１，ｙ＝＋０．０１１０，求ｘ－ｙ。
解：［ｘ］补 ＝０．１１０１
［ｙ］补 ＝０．０１１０，　［－ｙ］补 ＝１．１０１０
９２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
　 ［ｘ］补　　　　０．１１０１
＋［ｙ］补　　　　１．１０１０　
［ｘ＋ｙ］补　　　 １０．０１１１　
所以ｘ－ｙ＝＋０．０１１１
算术运算验证０．１１０１－０．０１１０＝０．０１１１
补码运算的基本规则：
①参加运算的各个操作数均以补码表示，运算结果仍以补码表示。
②符号位与数值位一样参加运算。
③若求和，则将两补码数直接相加，得到两数之和的补码；
若求差，则将减数变补（由［ｙ］补求［－ｙ］补），然后与被减数相加，得到两数之差的补码。
④补码总是对确定的模而言，若运算结果超过模（有从符号位上产生的进位），则将模自动丢掉。
２．２．２溢出概念与检测方法
例：ｘ＝＋０．１０１１，ｙ＝＋０．１００１，求ｘ＋ｙ。
解：［ｘ］补 ＝０．１０１１［ｙ］补 ＝０．１００１
　 ［ｘ］补　　　０．１０１１
＋［ｙ］补　　　０．１００１
［ｘ＋ｙ］补　　　１．０１００
两个正数相加的结果成为负数，这显然是错误的。
例：ｘ＝－０．１１０１，ｙ＝－０．１０１１，求ｘ＋ｙ。
解：［ｘ］补 ＝１．００１１［ｙ］补 ＝１．０１０１
　 ［ｘ］补　　　１．００１１
＋［ｙ］补　　　１．０１０１
［ｘ＋ｙ］补　　　０．１０００
两个负数相加的结果成为正数，这同样是错误的。
之所以发生错误，是因为运算结果产生了溢出。
两个正数相加，结果大于机器所能表示的最大正数，称为上溢。而两个负数相加，结果小于机器
所能表示的最小负数，称为下溢。
为了判断“溢出”是否发生，可采用两种检测的方法。
第一种方法是采用双符号位法
双符号位法又称变形补码，符号位有两位用“００”表示正，“１１”表示负。
１．两个符号位都看作数码一样参加运算
０３
２．两数进行以４位模的加法，即最高符号位上产生的进位要丢掉。
如果两个数相加后，其结果的符号位出现“００”和“１１”则没有溢出，出现“０１”或“１０”两种组合时，
表示发生溢出。
最高符号位永远表示结果的正确符号。
例：ｘ＝＋０．１１００，ｙ＝＋０．１０００，求ｘ＋ｙ。
解：［ｘ］补 ＝００．１１００，　［ｙ］补 ＝００．１０００
［ｘ］补 ００．１１００
＋［ｙ］补 ００．１０００
０１．０１００
　　两个符号位出现“０１”，表示已溢出，即结果大于＋１。
例：ｘ＝－０．１１００，ｙ＝－０．１０００，求ｘ＋ｙ。
解：［ｘ］补 ＝１１．０１００，　［ｙ］补 ＝１１．１０００
［ｘ］补 １１．０１００
＋［ｙ］补 １１．１０００
１０．１１００
　　两个符号位出现“１０”，表示已溢出，即结果小于－１。
当以双符号位补码运算，运算结果的二符号位相异时，表示溢出；相同时，表示未溢出。故溢出逻
辑表达式为 Ｖ＝Ｓｆ１$Ｓｆ２，其中Ｓｆ１和Ｓｆ２分别为最高符号位和第二符号位。此逻辑表达式可用异或门实
现。
第二种溢出检测方法是采用单符号位法。
当最高数值位产生进位而符号位无进位时，产生上溢；当最高有效位无进位而符号位有进位时，
产生下溢。
故溢出逻辑表达式为Ｖ＝Ｃｆ$Ｃｏ，其中 Ｃｆ为符号位产生的进位，Ｃｏ为最高有效位产生的进位。
此逻辑表达式也可用异或门实现。
在定点机中当运算结果发生溢出时，机器通过逻辑电路自动检查出溢出，并进行中断处理。
基本的二进制加法／减法器
两个二进制数字Ａｉ，Ｂｉ和一个进位输入Ｃｉ相加，产生一个和输出Ｓｉ，以及一个进位输出Ｃｉ＋１。
表２．２中列出一位全加器进行加法运算的输入输出真值表。根据表２．２所示的真值表，三个输
入端和两个输入端可按
１３
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
如下逻辑方程进行联系：按此表达式组成的一位全加器示图２．２，求和部分Ｓｉ由两个异或门组成，
进位部分Ｃｉ＋１由与非门组成。
补码运算的二进制加法／减法器的逻辑结构图
（＋８）＋（＋１２）＝２０
００１０００＋００１１００＝０１０１００
２３
例：ｘ＝＋０．１１０１，ｙ＝＋０．０１１０，求ｘ－ｙ。
［ｘ］补 ＝０．１１０１　　　　［ｙ］补 ＝０．０１１０，　　　　［－ｙ］补 ＝１．１０１０
关于延迟的讨论：
对一位全加器（ＦＡ）来说，Ｓｉ的时间延迟为６Ｔ（每级异或门延迟３Ｔ），Ｃｉ＋１的时间延迟为５Ｔ，其中
Ｔ被定义为相应于单级逻辑电路的单位门延迟。Ｔ通常采用一个“与非”门或一个“或非”门的时间延
迟来作为度量单位。
现在我们计算一个ｎ位的行波进位加法器的时间延迟。
９Ｔ为最低位上的两极“异或”门再加上溢出“异或”门的总时间，２Ｔ为每级进位链的延迟时间。
当不考虑溢出检测时，有
ｔａ＝（ｎ－１）·２Ｔ＋９Ｔ　　　　　　　（２．２３）
ｔａ意味着加法器的输入端输入加数和被加数后，在最坏情况下加法器输出端得到稳定的求和输
出所需的最长时间。显然这个时间越小越好。注意，加数、被加数、进位与和数都是用电平来表示的，
因此，所谓稳定的求和输出，就是指稳定的电平输出。
２．２．３十进制加法器
十进制加法器可由ＢＣＤ码（二－十进制码）来设计，它可以在二进制加法器的基础上加上适当的
３３
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
５．画出电路图
例３：ＣＰＵ的地址总线１６根（Ａ１５—Ａ０，Ａ０为低位），双向数据总线８根（Ｄ７—Ｄ０），控制总线中与
主存有关的信号有／ＭＲＥＱ（允许访存，低电平有效），Ｒ／Ｗ（高电平为读命令，低电平为写命令）。主
存地址空间分配如下：０—８１９１（８１９２／１０２４＝８Ｋ）为系统程序区，由只读存储芯片组成；８１９２—３２７６７
（３２６７６－８１９１＝２４５７６　２４５９７／１０２４＝２４Ｋ）为用户程序区；最后（最大地址）２Ｋ地址空间为系统程序
工作区。上述地址为十进制，按字节编址。
现有如下存储器芯片：
ＥＰＲＯＭ：８Ｋ×８位（控制端仅有／ＣＳ）；
ＳＲＡＭ：１６Ｋ×１位，２Ｋ×８位，４Ｋ×８位，８Ｋ×８位．
８１９２／１０２４＝８Ｋ
３２６７６－８１９１＝２４５７６
２４５９７／１０２４＝２４Ｋ
问１：请从上述芯片中选择适当芯片设计该计算机主存储器，
问２：画出主存储器逻辑框图，注意画出选片逻辑（可选用门电路及３∶８译码器７４ＬＳ１３８）与ＣＰＵ
的连接，说明选哪些存储器芯片，选多少片。
解：第一步确定三总线及不同存储芯片时的地址总线、数据总线、控制总线。
ＣＰＵ提供的总线为：地址总线———１６（Ａ１５—Ａ０）
数据总线———８（Ｄ７—Ｄ０）
控制总线———２（／ＭＲＥＱ，Ｒ／Ｗ）
主存地址分布图
０８
芯片 地址总线 数据总线 控制总线 构成存储系统需要片数
１６Ｋ×１位 １４（Ａ１３—Ａ０） １（Ｄ０）
２Ｋ×８位 １１（Ａ１０—Ａ０） ８（Ｄ７～Ｄ０） １片
４Ｋ×８位 １２（Ａ１１—Ａ０） ８（Ｄ７～Ｄ０）
８Ｋ×８位 １３（Ａ１２—Ａ０） ８（Ｄ７～Ｄ０） ３片
ＥＰＲＯＭ
８Ｋ×８位
１３（Ａ１２—Ａ０） ８（Ｄ７～Ｄ０） １（／ＣＳ） １片
　　各存储芯片的地址位图
芯片 Ａ１５Ａ１４Ａ１３Ａ１２Ａ１１Ａ１０～Ａ２Ａ１Ａ０
ＥＰＲＯＭ
８Ｋ×８位
００００，００００，００００，００００～０００１，１１１１，１１１１，１１１１（／Ｙ０） ００００～１ＦＦＦＨ
１号８Ｋ×８位
（Ａ１２～Ａ０）
００１０，００００，００００，００００～００１１，１１１１，１１１１，１１１１（／Ｙ１） ２０００～３ＦＦＦＨ
２号８Ｋ×８位
（Ａ１２～Ａ０）
０１００，００００，００００，００００～０１０１，１１１１，１１１１，１１１１（／Ｙ２） ４０００～５ＦＦＦＨ
３号８Ｋ×８位
（Ａ１２～Ａ０）
０１１０，００００，００００，００００～０１１１，１１１１，１１１１，１１１１（／Ｙ３） ６０００～７ＦＦＦＨ
２Ｋ×８位
（Ａ１０～Ａ０）
１１１１，１０００，００００，００００～１１１１，１１１１，１１１１，１１１１（／Ｙ７） Ｆ８００～ＦＦＦＦＨ
１８
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
例：设ＣＰＵ有１６根地址线，８根数据线，并用ＭＲＥＱ作为访存控制信号（低电平有效），用ＷＲ作为读写控制信
号（高电平为读、低电平为写）。现有下列存储芯片：１Ｋ×４位ＲＡＭ、４Ｋ×８位ＲＡＭ、８Ｋ×８位ＲＡＭ、２Ｋ×８位ＲＯＭ、
４Ｋ×８位ＲＯＭ、８Ｋ×８位ＲＯＭ及７４１３８译码器和各种门电路。画出ＣＰＵ与存储器的连接图，要求如下：
①主存地址空间分配：６０００Ｈ～６７ＦＦＨ为系统程序区。
６８００Ｈ～６ＢＦＦＨ为用户程序区。
②合理选用上述存储芯片，说明各选几片。
③详细画出存储芯片的片选逻辑图。
解：
２８
二、真题举例
１．某计算机字长３２位，存储容量２５６ＭＢ，若按字编址，它的寻址范围是（　　）
Ａ．１Ｍ Ｂ．５１２ＫＢ Ｃ．６４Ｍ Ｄ．２５６ＫＢ
２．某计算机字长３２位，存储容量４ＧＢ，若按双字编址，它的寻址范围是（　　）
Ａ．４Ｇ Ｂ．０．５Ｇ Ｃ．８Ｇ Ｄ．２Ｇ
３．某ＤＲＡＭ芯片，其存储容量为５１２Ｋ×８ｂｉｔ，则该芯片的地址线和数据线数目为（　　）
Ａ．８，５１２ Ｂ．５１２，８ Ｃ．１８，８ Ｄ．１９，８
４．某计算机主存容量为６４ＫＢ，其中ＲＯＭ区为４ＫＢ，其余为ＲＡＭ区，按字节编址。现要用２Ｋ×８
位的ＲＯＭ芯片和４Ｋ×４位的ＲＡＭ芯片来设计该存储器，则需要上述规格的 ＲＯＭ芯片数和 ＲＡＭ芯
片数分别是（　　）【２００９】
Ａ．１、１５ Ｂ．２、１５ Ｃ．１、３０ Ｄ．２、３０
５．假定用若干个２Ｋ×４位芯片组成一个８Ｋ×８为存储器，则０Ｂ１ＦＨ所在芯片的最小地址是（　
　）【２０１０】
Ａ．００００Ｈ Ｂ．０６００Ｈ Ｃ．０７００Ｈ Ｄ．０８００Ｈ
３８
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
６．某计算机存储器按字节编址，主存地址空间大小为６４ＭＢ，现用４Ｍ ×８位的 ＲＡＭ芯片组成
３２ＭＢ的主存储器，则存储器地址寄存器ＭＡＲ的位数至少是（　　）【２０１１】
Ａ．２２位 Ｂ．２３位 Ｃ．２５位 Ｄ．２６位
三、本讲小结
本讲主要讲解了存储器和ＣＰＵ的连接方法。
掌握字扩展、位扩展、字位扩展三种扩展方法。
单科组卷有可能考大题；
多科组卷考小题概率大。
第４讲　双端口与交叉模块存储器
一、考点精讲
３．６双端口与多模块存储器
３．６．１双端口存储器
１．双端口存储器的逻辑结构
双端口存储器是指同一个存储器具有两组相互独立的读写控制线路，是一种高速工作的存储器。
它提供了两个相互独立的端口，即左端口右端口。它们分别具有各自的地址线、数据线和控制
线，可以对存储器中任何位置上的数据进行独立的存取操作。可以实现一个存储器挂接两个ＣＰＵ。
２．无冲突读写控制
当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选
中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。
３．有冲突的读写控制
当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了 ＢＵＳＹ
标志。
由片上的判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口。
（１）／ＣＥ判断：如果地址匹配且在／ＣＥ之前有效，片上的控制逻辑在／ＣＥＬ和／ＣＥＲ之间进行判断
４８
来选择端口。
（２）地址有效判断：如果／ＣＥ在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选
择端口。
３．６．２多模块交叉存储器
１．存储器的模块化组织
一个由若干个模块组成的主存储器是线性编址的。
这些地址在各模块有两种安排方式：一种是顺序方式，一种是交叉方式。
顺序方式：
某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，通过增添
模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。
地址５位，３２个空间。由４个模块（Ｍ０，Ｍ１，Ｍ２，Ｍ３）组成（每个模块８个单元）。
Ａ４，Ａ３用于选择４个模块，经译码作模块片选信号。
Ａ２，Ａ１，Ａ０用于进行内部译码选择８个地址。
交叉方式：
地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。连续地址
分布在相邻的不同模块内，同一个模块内的地址 都是不连续的。对连续字的成块传送可实现多模块
流水式并行存取，大大提高存储器的带宽。
地址５位，３２个空间。由４个模块（Ｍ０，Ｍ１，Ｍ２，Ｍ３）组成（每个模块８个单元）。
Ａ１，Ａ０用于选择４个模块，经译码作模块片选信号。
Ａ４，Ａ３，Ａ２用于进行内部译码选择８个地址。
５８
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
下面做定量分析：
顺序方式存储器连续读取ｍ个字所需时间为ｔ２＝ｍＴ．
ｍ＝４的流水线方式存取示意图如下
我们认为模块字长等于数据总线宽度，模块存取一个字的存储周期为Ｔ，总线传送周期为τ，存储
器的交叉模块数为ｍ（ｍ＝４），为了实现流水线方式存取，应当满足 Ｔ＝ｍτ（ｍ＝Ｔ／τ称为交叉存取度）
交叉存储器要求其模块数必须大于或等于 ｍ，以保证启动某模块后经 ｍτ时间再次启动该模块
时，它的上次存取操作已经完成。这样，连续读取ｍ个字所需的时间为　ｔ１＝Ｔ＋（ｍ－１）τ
交叉存储器的带宽确实大大提高了。
在不改变存取周期的前提下，增加存储器的带宽
６８
例：设存储器容量为３２字，字长６４位，模块数ｍ＝４，分别用顺序方式和交叉方式进行组织。存储周期
Ｔ＝２００ｎｓ，数据总线宽度为６４位，总线传送周期τ＝５０ｎｓ。问顺序存储器和交叉存储器的带宽各是多少？
解：顺序存储器和交叉存储器连续读出ｍ＝４个字的信息总量都是：ｑ＝６４位×４＝２５６位
顺序存储器和交叉存储器连续读出４个字所需的时间分别是：
ｔ２＝ｍＴ＝４×２００ｎｓ＝８００ｎｓ＝８×１０
－７ｓ；
ｔ１＝Ｔ＋（ｍ－１）＝２００ｎｓ＋３×５０ｎｓ＝３５０ｎｓ＝３．５×１０
－７ｓ
顺序存储器和交叉存储器的带宽分别是：
Ｗ２＝ｑ／ｔ２＝２５６÷（８×１０７）＝３２×１０
７［位／ｓ］；
Ｗ１＝ｑ／ｔ１＝２５６÷（３．５×１０７）＝７３×１０
７［位／ｓ］
１．四体并行低位交叉存储，每个模块容量是６４Ｋ×３２位，存取周期为２００ｎｓ，下列说法正确的是
（　　）
Ａ．在２００ｎｓ内，存储器能能向ＣＰＵ提供１２８位二进制信息
Ｂ．在５０ｎｓ内，存储器能能向ＣＰＵ提供３２位二进制信息
Ｃ．在２００ｎｓ内，存储器能能向ＣＰＵ提供３２位二进制信息
Ｄ．在２００ｎｓ内，存储器能能向ＣＰＵ提供１的二进制信息的位数不确定
二、本讲小结
本讲的主要内容是提高存储器性能的两种方法。
第５讲　Ｃａｃｈｅ（一）
一、考点精讲
３．６ｃａｃｈｅ存储器
在实际的计算机系统中，因为ＣＰＵ的工作速度提高很快，因此对应存储器的速度及容量的要求越
来越高，为此需要采用提高存储器的工作速度的技术，或采用层次化的存储器系统结构（如图）。
Ｃａｃｈｅ就是在此背景下产生的。
３．６．１ｃａｃｈｅ基本原理
存储器的速度指标包括：访问时间、访问周期时间、带宽。
７８
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
访问时间：
从启动访问存储器的操作到获得访问数据的时间，即从提供地址和读操作信号到数据读出所经
历的时间。
访问周期时间：
此时间一般比访问时间长，在一次访问完成之后存储器需要一定的恢复时间才能开始下一次的
访问操作。
带宽：
存储器在连续访问时的数据吞吐率。
微电子技术发展趋势
ＣＰＵ与ＤＲＡＭ性能比较
现代计算机中的存储层次
利用程序的局部性原理
 以最低廉的价格提供尽可能大的存储空间
 以最快速的技术实现高速存储访问
８８
在计算机系统中，ＣＰＵ的工作速度一般大于主存储器的工作速度。主存储器一般用动态存储器
实现，高速的静态存储器芯片因为容量小，价格高不适应组成大容量的主存储器。采用怎样的方式能
够解决ＣＰＵ与存储器的接口问题呢？
引入基础：
人们通过大量统计发现了这样一个访问规律：程序对存储空间的９０％的访问局限于存储空间的
１０％的区域中，另外１０％的访问则分布在存储空间的９０％的区域中。
计算机程序对存储器的访问有两种局限性规律：
１．时间局限性：
如果一个存储单元被访问，则可能这个存储单元会很快再次被访问。
２．空间局限性：
如果一个存储单元被访问，则它邻近的存储单元可能很快被访问。
程序访问的局限性：
较短的时间间隔内，由程序产生的地址往往集中于存储器逻辑地址空间很小的范围内。
指令地址的分布又是连续的，加上循环程序段的反复执行，对这些地址的访问自然具有时间上集
中分布的倾向。
这种对局部范围的存储器地址的频繁访问，对这些范围外的地址访问甚少的现象称为程序访问
的局限性。程序访问的局限性为ｃａｃｈｅ的引入提供了理论依据。
１．ｃａｃｈｅ的功能
早期的计算机只有主存及外存，没有 ｃａｃｈｅ，因为 ＣＰＵ速度不断提高，为了满足 ＣＰＵ与存储器之
间的速度差异，采用了ｃａｃｈｅ技术。
现代计算机与存储器的关系
Ｃａｃｈｅ是介于ＣＰＵ和主存之间的小容量存储器，存取速度比主存快。能高速地向 ＣＰＵ提供指令
和数据，加快程序的执行速度。它的内容为主存一部分内容的副本。当存储器接到有关读取指令时，
９８
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地找到对应的
物理页号送入实主存地址寄存器，从而做到虽采用虚拟存储器但访主存速度几乎没有下降。
２．段式虚拟存储器
在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。虚存地址
与实存地址的组成如下：
段表：每个逻辑段在段表内有一行记录。
由段起址、有效位、段长组成。
段表也是一个段，可以存在外存中，但一般是驻留在主存中
对虚拟存储器的访问步骤如下：
１．用段号及段标基地址形成地址访问段表，如果装入位 ＝１，表明此段已在主存中，找到段起址，
由段起址和段内地址形成主存地址访问主存。
在访问某段时，如果段内地址值超过段的长度，则发生地址越界中断。
２．如果装入位＝０，表明此段不在主存中，通过辅助软硬件的控制，根据某种算法将主存中的某段
原有的内容释放，调进需要访问的段，同时段表内容改动。
６０１
段式虚拟存储器有许多优点：
①段的逻辑独立性使其易于编译、管理、修改和保护，也便于多道程序共享。
②段长可以根据需要动态改变，允许自由调度，以便有效利用主存空间。
段式虚拟存储器也有一些缺点：
①因为段的长度不固定，主存空间分配比较麻烦。
②容易在段间留下许多外碎片，造成存储空间利用率降低。
③由于段长不一定是２的整数次幂，因而不能简单地像分页方式那样用虚地址和实地址的最低
若干二进制位作为段内偏移量，并与段号进行直接拼接，必须用加法操作通过段起址与段内偏移量的
求和运算求得物理地址。因此，段式存储管理比页式存储管理方式需要更多的硬件支持。
３．段页式虚拟存储器
段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。
它把程序按逻辑单位分段以后，再把每段分成固定大小的页。
程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护。
优点：兼备页式和段式的优点。
缺点：是在映象过程中需要多次查表。
在段页式虚拟存储系统中，每道程序是通过一个段表和一组页表来进行定位的。段表中的每个
表目对应一个段，每个表目有一个指向该段的页表起始地址及该段的控制保护信息。由页表指明该
段各页在主存中的位置以及是否已装入、已修改等状态信息。
如果有多个用户在机器上运行，多道程序的每一道需要一个基号，由它指明该道程序的段表起始地址。
７０１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
例６：假设有三道程序（用户标志号为Ａ，Ｂ，Ｃ），其基址寄存器内容分别为ＳＡ，ＳＢ，ＳＣ，在主存中，
每道程序都有一张段表，Ａ程序有４段，Ｃ程序有３段。每段应有一张页表，段表的每行就表示相应页
表的起始位置，而页表内的每行即为相应的物理页号。请说明虚实地址变换过程。
解：地址变换过程如下：
①根据基号Ｃ执行ＳＣ加１（段号）操作，得到段表相应行地址，其内容为页表的起始地址ｂ。
②执行ｂ＋２（页号），得到物理页号的地址，其内容即为物理页１０。
③物理页号与页内地址拼接即得物理地址。
如计算机只有一个基址寄存器，基号可不要，多道程序切换时，操作系统修改基址寄存器内容。
可以看出，段页式虚拟存储系统由虚拟地址向主存地址的变换至少需要查两次表。
３．７．５替换算法
虚拟存储器中的页面替换策略和ｃａｃｈｅ中的行替换策略有很多相似之处，但有三点显著不同：
（１）缺页至少要涉及前一次磁盘存取，读取所缺的页，缺页使系统蒙受的损失要比 ｃａｃｈｅ未命中
大得多。
（２）页面替换是由操作系统软件实现的。
（３）页面替换的选择余地很大，属于一个进程的页面都可替换。
虚拟存储器中的替换策略一般采用ＬＲＵ（近期最少使用）算法、ＬＦＵ（最不经常使用）算法 、ＦＩＦＯ
（先进先出）算法，或将两种算法结合起来使用。
对于将被替换出去的页面，假如该页调入主存后没有被修改，就不必进行处理，否则就把该页重
新写入外存，以保证外存中数据的正确性。为此，在页表的每一行应设置一修改位。
例７：假设主存只有ａ，ｂ，ｃ三个页框，组成ａ进ｃ出的ＦＩＦＯ队列，进程访问页面的序列是０，１，２，
４，２，３，０，２，１，３，２号。若采用①ＦＩＦＯ算法，②ＦＩＦＯ算法 ＋ＬＲＵ算法，用列表法分别求两种替换策略
情况下的命中率。
解：
８０１
例：某计算机的页式虚存管理中，采用长度为３２字的页，页表内容如下，求当 ＣＰＵ程序按下列２
进制虚拟字地址访问存储器时产生的实地址为多少？
（１）００００１１０１
（２）１０００００００
（３）００１０１０００
解：
因此，以下虚拟地址对应的实地址为
（１）００００１１０１→０１０１１０１
（２）１０００００００→ １００００００
（３）００１０１０００→缺页，需要从虚拟存储器调入主存。
二、本讲小结
本讲主要讲解了虚拟存储器的概念，作用：
重点讲解页式管理、段式管理、段页式管理等三种虚拟存储器的管理方式。
常考题型：选择、填空、大题。
应试方法：注意综合性考题，可以和操作系统、辅存、ｃａｃｈｅ等内容联合出题。
９０１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
? 第四章
指令系统
一、本章要求：
掌握指令的格式（包括指令的基本格式、定长操作码指令格式、扩展操作码指令格式）和各种寻址
方式，还要能够区分数据寻址和指令寻址的区别。
ＣＩＳＣ（复杂指令系统计算机）和ＲＩＳＣ（精简指令系统计算机），我们要掌握它们的基本概念、特征，
以及它们之间的主要区别。
二、目录分析
４．１指令格式 ［掌握、应用］
４．２寻址方式 ［掌握、应用］
４．３ＣＩＳＣ和ＲＩＳＣ［一般掌握］
三、考试分析
考点 重点与难点 考试中常见题型 复习思路与方法
指令格式，地址码，操作码，指
令设计，指令分析，寻址方式
相关问题，ＲＩＳＣ和 ＳＩＳＣ的
概念
指令格式设计、
寻址方式
填空、选择、分析、
设计、综合应用
从二进制编码角度深入理解指令格式
的设计、寻址方式关键是掌握操作数
从什么地方取得
第１讲　指令格式
程序由一系列的指令组成的，指令是要计算机执行某种操作的命令。
从计算机组成的层次结构来说分为微指令、机器指令和宏指令。
微指令：微程序级的命令，它属于硬件；
宏指令：由若干条机器指令组成的软件指令，它属于软件；
机器指令（指令）：介于微指令与宏指令之间，每条指令可完成一个独立的算术运算或逻辑运算。
指令系统：计算机中所有机器指令的集合。
０１１
指令中一般需要包含以下信息：
１．操作的类型：操作的内容和功能，如加法操作、访问存储器操作、等等。
２．操作数的存储位置：参加运算的数据存储的地方，操作数存储的位置可以是寄存器、存储单元、
直接安排在指令中。
３．操作结果的存储位置：将运算结果存储在什麽地方。
４．下一条指令的地址信息：到哪里去取下一条指令。
指令中还可以包含条件信息，表示执行该指令操作必须具备的条件。指令编码的格式称为指令
格式。
一、考点精讲
４．１指令格式
指令：操作码字段　地址码字段
操作码
指令字（简称指令）：表示一条指令的机器字。
指令格式：是指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。
操作码字段：表征指令的操作特性与功能；
地址码字段：指定参与操作的操作数的地址码。
指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。
不同的指令用操作码字段的不同编码来表示，每一种编码代表一种指令。
操作码 可以分为固定长度的代码和可变长度的代码。
固定长度的代码：所有指令操作码长度相同。
例如：某计算机共有６４条指令，采用固定长度操作码，需要６位编码，从００００００～１１１１１１。
优点：编码方法简单，便于指令的译码。
缺点：不便于指令系统中增加新的指令（扩展不方便）。
可变长度的代码：指令操作码长度不同。
优点：便于指令系统中增加新的指令（扩展方便）。
能够缩短指令操作码的平均长度。采用方法为常用的指令采用短的操作码，不常用的指令采用
长的操作码。
缺点：编码方法复杂，使指令的译码变的复杂。
例：设某台计算机有１００条指令，要求：
１．采用固定长度操作码编码，试设计其操作码编码。
２．假设这１００条指令中有１０条指令的使用概率达到９０％，其余９０条指令的使用概率达到１０％，
试采用不等长编码设计一种操作码编码的方案，并求出操作码的平均长度。
解：１．采用固定长度操作码编码，需要７位操作码。取其中１００个代码作为操作码。
１１１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
０００，００００～１１０，００１１之间的代码代表１００条指令。（长度固定为７）
０００００００　　　　　　指令０的操作码
００００００１ 指令１的操作码
０００００１０ 指令２的操作码
……… ………
１１０００１０ 指令９８的操作码
１１０００１１ 指令９９的操作码
其余的１１０，０１００～１１１，１１１１共２８个代码可用于增加新的指令。
２．采用不固定长度操作码编码，可以用４位代码对１０条指令进行编码，用８位代码对９０条指令
进行编码。
００００～１００１对应１０条常用的指令，１０１０～１１１１之间的代码扩展４位，１０１０，００００～１１１１，１００１之
间的９０个代码表示其余９０条指令。
００００———指令０的操作码　；
０００１———指令１的操作码　；
　　………
１０００———指令８的操作码 ；
１００１———指令９的操作码 ；
１０１０
……}
１１１１
未使用
１０１０，００００～１０１０，１１１１；代表１６个操作码
１０１１，００００～１０１１，１１１１；代表１６个操作码
１１００，００００～１１００，１１１１；代表１６个操作码
１１０１，００００～１１０１，１１１１；代表１６个操作码
１１１０，００００～１１１０，１１１１；代表１６个操作码
１１１１，００００～１１１１，１００１；代表１０











个操作码
９０个操作码
指令操作码的平均长度为：
４×９０％＋８×１０％＝４．４　小于等长编码的７位。
剩余的编码１１１１，１０１０～１１１１，１１１１（６个），通过增加操作码的长度进一步的扩展。
本例说明不等长的指令操作码可以减小操作码的平均长度，提高指令编码的效率。从指令的扩
展性来看，也希望操作码长度可变。
４．２．２地址码
指令中指定操作数存储位置的字段称为地址码。
２１１
地址码中可以包含存储器地址、也可包含寄存器的号。
指令中可以有一个、两个或者三个操作数，也可没有操作数。根据一条指令有几个操作数地址，
可将指令分为零地址指令、一地址指令、二地址指令、三地址指令。４个地址码的指令很少被使用。
零地址指令：只有操作码，没有地址码。（空操作ＮＯＰ，停止ＨＬＴ等）
一地址指令：指令编码中有一个地址码。指出了参加操作的一个操作数的存储位置，如果还有另
一个操作数则隐含在累加器中。
ＩＮＣ　ＡＬ
ＩＮＣ　［ＳＩ］
ＭＯＶ　ＡＬ，　ＬＳＲＣ＿ＢＹＴＥ
ＭＵＬ　ＲＳＲＣ＿ＢＹＴＥ
二地址指令：指令编码中有两个地址码。指出了参加操作的两个操作数的存储位置，结果存储在
其中一个地址中。
（ｏｐ　ａ１，ａ２：ａ１ｏｐａ２ａ１）
ＭＯＶ　 ＡＬ，　ＢＬ
ＭＯＶ　 ＡＸ，　ＤＸ
ＭＯＶ　 ＡＸ，　［ＳＩ］
ＡＤＤ　 ＡＬ，　３０
ＡＤＤ　 ＡＸ，　ＳＩ
三地址指令：指令编码中有三个地址码。指出了参加操作的两个操作数的存储位置和一个结果
的地址。
（ｏｐａ１，ａ２，ａ３：ａ１ｏｐａ２ａ３）
ＡＤＤＲ０，Ｒ１，Ｒ２；Ｒ０＝Ｒ１＋Ｒ２
注意
（１）零地址指令的指令字中只有操作码，而没有地址码。
（２）一地址指令常称为单操作数指令。
（３）二地址指令常称为双操作数指令，它的两个地址码字段分别指明参与操作的两个数在内存中
或运算器中通用寄存器的地址，Ａ１作存放操作结果的地址。
（Ａ１）　ＯＰ　（Ａ２）　－＞　Ａ１
３１１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
（４）三地址指令字中有三个操作数地址。
（Ａ１）　ＯＰ　（Ａ２）　－＞　Ａ３　　　　　
Ａ１，Ａ２，Ａ３可以是内存中的单元地址，也可以是运算器中通用寄存器的地址。
二地址指令格式中，从操作数的物理位置来说，又可归结为三种类型。
寄存器－寄存器（ＲＲ）型指令：需要多个通用寄存器或个别专用寄存器，从寄存器中取操作数，把
操作结果放到另一寄存器。机器执行寄存器－寄存器型指令的速度很快，因为执行这类指令，不需要
访问内存。
寄存器－存储器（ＲＳ）型指令：执行此类指令时，既要访问内存单元，又要访问寄存器。
存储器－存储器（ＳＳ）型指令：操作时都是涉及内存单元，参与操作的数都放在内存里，从内存某
单元中取操作数，操作结果存放至内存另一 单元中，因此机器执行这种指令需要多次访问内存。
４．２．３指令字
指令字长度：一个指令字中包含二进制代码的位数。其长度应该与计算机的数据字长相匹配，以
简化指令访存的操作。一般指令字长为计算机字长的整数倍。
机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。指令字长等于
机器字长指令称为单字长指令
指令字长等于两个机器字长指令称为双字长指令，三字长以上指令较少使用。
使用多字长指令，目的在于提供足够的地址位来解决访问内存任何单元的寻址问题。
缺点：是必须两次或多次访问内存以取出一整条指令，降低了ＣＰＵ的运算速度，又占用了更多的
存储空间。
操作码的设计，应当与地址码的设计相匹配，以形成高效合理的指令编码。
如指令长度固定的情况下，地址码数量较多的指令中可以安排较短的操作码，地址码数量较少的
指令中可以安排较长的操作码。
例：某计算机要求如下形式的指令：三地址指令４条，单地址指令２５４条，零地址指令１６条，设指
令字长１２位每个地址码３位，设计其编码。
解：１．先设计３地址编码用０００～０１１这４个编码作为３地址的操作码
２．一地址指令中操作码可以扩展９位，
４１１
１００，ｘｘｘ，ｘｘｘ———（１地址的６４条指令）
１０１，ｘｘｘ，ｘｘｘ———（１地址的６４条指令）
１１０，ｘｘｘ，ｘｘｘ———（１地址的６４条指令）
１１１，ｘｘｘ，ｘｘｘ———（１地址的６２条指令







）
２５４个编码
剩余为１１１，１１１，１１０，ｘｘｘ———（０地址的８个编码）
　　　 １１１，１１１，１１１，ｘｘｘ———（０地址的８个编码 }）１６个编码
例：计算机指令长度为２０位，有２地址指令，１地址指令，０地址指令。地址码长度６位，问若操作
码字段固定长度为８位，现设计出ｍ条２地址指令，ｎ条０地址指令，此时该计算机最多可以设计出多
少条１地址指令。
解：　
因为操作码字段固定长度为８位
２地址指令为ｍ条
０地址指令为ｎ条
最多可以设计出１地址指令为２８－ｍ－ｎ条＝２５６－ｍ－ｎ条
例：计算机指令长度为１６位，有２地址指令，１地址指令，０地址指令。地址码长度６位，若ｍ条２
地址指令，ｎ条０地址指令，问此时该计算机最多可以设计出多少条１地址指令。
解：２地址指令的操作码字段为４位（４位可设计２４个编码），而２地址指令为ｍ条
因此，剩余的４位为２４－ｍ，
设１地址的指令为ｙ条
最多可以设计１地址的编码数为（２４－ｍ）×２６
可以设计０地址的指令数为 ［（２４－ｍ）×２６－ｙ］×２６
５１１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
由于０地址指令为ｎ条，因此 ［（２４－ｍ）×２６－ｙ］×２６＝ｎ
最多可以设计出１地址指令为 ｙ＝（２４－ｍ）×２６－ｎ／２６
４．２．４指令助记
为了便于书写和阅读程序，每条指令通常用３个或４个英文缩写字母来表示。这种缩写码叫做
指令助记符。
如上表所示，这里我们假定指令系统只有７条指令，所以操作码只需３位二进制。由于指令助记
符提示了每条指令的意义，因此比较容易记忆，书写方便。
在不同的计算机中，指令助记符的规定是不一样的。因此，指令助记符还必须转换成与它们相对
应的二进制码。这种转换借助汇编程序可以自动完成，汇编程序相当于一个“翻译”。
例：某１６位计算机指令格式如下所示，其中ＯＰ为操作码，试分析指令格式的特点。
解：（１）单字长二地址指令。
（２）操作码字段ＯＰ可以指定１２８条指令。
（３）源寄存器和目标寄存器都是通用寄存器（可分别指定１６个通用寄存器），所以是ＲＲ型指令，
两个操作数均在寄存器中。
（４）这种指令结构常用于算术逻辑运算类指令。
例：１６位机指令格式如下所示，ＯＰ为操作码字段，试分析指令格式特点。
解：（１）双字长二地址指令，用于访问存储器。
（２）操作码字段ＯＰ为６位，可以指定６４种操作。
（３）一个操作数在源寄存器（共１６个寄存器 ），另一个操作数在存储器中（由变址寄存器和位移
量决定）所以是ＲＳ型指令。
二、本讲小结
本讲主要讲解了：指令编码、包括指令字、操作码、地址码等概念
６１１
重点讲解二进制机器指令格式设计中的方法和思路。
常考题型，填空、选择、分析，设计、综合。
应试方法，根据题目中的要求（指令数量，指令字长等限制条件设计高效的指令系统编码。
第２讲　指令和数据的寻址方式
一、考点精讲
４．２指令和数据的寻址方式
操作数或指令在存储器中的地址：某个操作数或某条指令存放在某个存储单元时其存储单元的编号。
在存储器中，操作数或指令字写入或读出的方式，有地址指定方式、相 联存储方式和堆栈存取
方式。
寻址方式：当采用地址指定方式时，形成操作数或指令地址的方式。
寻址方式分为两类：指令寻址和数据寻址
指令寻址方式：比较简单
数据寻址方式：比较复杂，有如下３种情况：
存储器寻址：操作数在内存中。指令的地址码部分指明了操作数所在的内存单元地址。
寄存器寻址：指令的地址码部分指明了操作数所在的ＣＰＵ中的一个寄存器。
立即数寻址方式：指令的地址码部分就是操作数本身。
传统的计算机中，内存中指令的寻址和数据的寻址时交替进行的。
４．３．１指令的寻址方式
指令的寻址方式有两种：顺序寻址方式和跳跃寻址方式。
１．顺序寻址方式
指令地址在内存中按顺序安排，当执行一段程序时，通常是一条指令接一条指令的顺序执行。从
存储器取出第一条指令，然后执行这条指令；接着从存储器取出第二条指令，执行第二条指令；接着再
取出第三条指令……这种程序顺序执行的过程，我们称为指令的顺序寻址方式。
为此，必须使用程序计数器（又称指令指针寄存器）ＰＣ来计数指令的顺序号，该顺序号就是指令
在内存中的地址。
２．跳跃寻址方式
当程序转移执行时，指令的寻址就采取跳跃寻址方式。所谓跳跃，是指下条指令的地址码不是由
程序计数器给出，而是由本条指令给出。程序跳跃后，按新的指令地址开始顺序执行。指令计数器的
内容也必须相应改变，以便及时跟踪新的指令地址。
采用指令跳跃寻址方式，可以实现程序转移或构成循环程序，从而能缩短程序长度，或将某些程
序作为公共程序引用。指令系统中的各种条件转移或无条件转移指令，就是为了实现指令的跳跃寻
址而设置的。
７１１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
４．３．２操作数寻址方式
操作数的地址被称为有效地址。
形成操作数的有效地址的方法，称为操作数的寻址方式。
例如，一种单地址指令的结构如下所示，其中用Ｘ，Ｉ，Ｄ各字段组成该指令的操作数地址。
指令中操作数字段的地址码是由形式地址和寻址方式特征位等组合形成。一般来说，指令中所
给出的地址码，不一定是操作数的有效地址。
寻址过程就是把操作数的形式地址，变换为操作数的有效地址的过程。
寻址方式就是确定本条指令的操作数地址及下条要执行的指令地址的方法，它与计算机的硬件
密切相关。不同的计算机有不同的寻址方式，但是基本原理是相同的。下面介绍几种大多数计算机
都具有的寻址方式。
１．隐含寻址 （操作数在累加寄存器中）
在指令中不明显的给出而是隐含着操作数的地址。
例如，单地址的指令格式，没有在地址字段中指明第二操作数地址，而是规定累加寄存器 ＡＬ或
ＡＸ作为第二操作数地址，ＡＬ或ＡＸ对单地址指令格式来说是隐含地址。
ＭＯＶ　ＡＬ，　ＬＳＲＣ＿ＢＹＴＥ
ＭＵＬ　ＲＳＲＣ＿ＢＹＴＥ
２．立即寻址（操作数在指令中）
指令的地址字段指出的不是操作数的地址，而是操作数本身。这种方式的特点是指令执行时间
很短，不需要再访问内存取数　　　ｍｏｖ　 ａｘ，　 ２０００ｈ；　
将立即数２０００Ｈ存入ＡＸ累加器中
例如：单地址的移位指令格式为
这里Ｄ不是地址，而是一个操作数。Ｆ为标志位。当Ｆ＝１，操作数进行右移；当 Ｆ＝０时，操作数
进行左移。
８１１
ｂ．基址寻址方式（操作数在内存中）
在基址寻址方式中，指令的地址码部分给出偏移量Ｄ，而基准地址放在基址寄存器Ｒｂ中，最后操作数
的有效地址仍然是由基准地址Ａ与偏移量Ｄ相加而成，即：ＥＡ＝（Ｒｂ）＋Ｄ。用哪一个寄存器作为基址寄存
器也必须在硬件设计时就事先规定，基址寄存器Ｒｂ中的内容称为基准地址，该值可正可负。
它的优点是可以扩大寻址能力。同形式地址相比，基址寄存器的位数可以设置得很长，从而可以
在较大的存储空间中寻址。
ｃ．变址寻址方式（操作数在内存中）
将指令的地址码部分给出的基准地址Ａ与ＣＰＵ内某特定的变址寄存器Ｒｘ的内容相加，形成操作
数的有效地址，即：ＥＡ＝Ａ＋（Ｒｘ）。硬件设计时事先规定好变址寄存器，变址寄存器的内容称为变址值。
指令的地址码部分给出的地址Ａ作为基准地址，而将变址寄存器Ｒｘ中的内容作为修改量。在遇
到需要频繁修改操作数地址时，无须修改指令，只要修改 Ｒｘ中的变址值就可以了，适用于数组运算、
字符串操作等一些进行成批数据处理的指令。
变址寻址就是将指令的地址码部分给出的基准地址Ａ与ＣＰＵ内某特定的变址寄存器Ｒｘ中的内
容相加，以形成操作数的有效地址，即：ＥＡ＝Ａ＋（Ｒｘ）。用哪一个寄存器作为变址寄存器必须在硬件
设计时就事先规定，变址寄存器Ｒｘ中的内容称为变址值，该值可正可负。
变址寻址方式是一种被广泛采用的寻址方式，最典型的应用就是将指令的地址码部分给出的地址Ａ作为
基准地址，而将变址寄存器Ｒｘ中的内容作为修改量。在遇到需要频繁修改操作数地址时，无须修改指令，只要
修改Ｒｘ中的变址值就可以了，这对于数组运算、字符串操作等一些进行成批数据处理的指令是很有用的。
１２１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
ｂ．存储器堆栈
串联堆栈存在一些限制：
一是寄存器的数目一般是有限的。如堆栈有８个寄存器，那么把多于８个的数据压入堆栈时，
“老”的数据就从栈底压出并被丢失。
二是堆栈的读出是破坏性的。当从堆栈取出一个数时，它就不能再在堆栈中存在。
由于有这些限制，通常由程序员设置出一部分主存储器来作为堆栈，称为存储器堆栈。
这种堆栈有三个优点：
（１）堆栈能够具有程序员要求的任意长度；
（２）只要程序员喜欢，愿意建立多少堆栈，就能建立多少堆栈；
（３）可以用对存储器寻址的任何一条指令来对堆栈中的数据进行寻址。
在存储器类型的堆栈中，需要一个堆栈指示器（ｓｐ），它是 ＣＰＵ中一个专用的寄存器。堆栈指示
器指定的存储器单元，就是堆栈的栈顶。在设计计算机系统时，把主存储器的一部分用作堆栈区。一
旦设定堆栈区后，这一部分就不能用作其他用途。
当建立存储器堆栈时，可用程序来设置。把一个主存地址送入堆栈指示器，就可确定堆栈的顶。
在存储器堆栈中，数据的压入或取出操作，通常也是使用“进栈”指令和“出栈”指令来实现的，但是指
令的功能和串联堆栈中的情况有所不同。
进栈操作可描述如下：
（Ａ）→Ｍｓｐ，（ＳＰ）－１→ＳＰ
其中（Ａ）表示通用寄存器Ａ的内容，ＳＰ表示堆栈
指示器，Ｍｓｐ表示堆栈指示的存储器栈顶单元。
出栈操作描述如下：
（ＳＰ）＋１→ＳＰ，（Ｍｓｐ）→Ａ
存储器堆栈中，进栈时先存入数据，后修改堆栈指示器；出栈时，先修改堆栈指示器，然后取出数
据。（堆栈指针永远指向一个空的单元。）
３２１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
堆栈在计算机的工作中起着重要的作用如果在程序中要用到某些寄存器，但是它的内容却在将
来还有用，这时可以用堆栈把他们保存下来，然后到必要时再恢复原来的内容
ＰＵＳＨ　ＡＸ
ＰＵＳＨ　ＢＸ
………
期间程序用到ＡＸ和ＢＸ寄存器
………
ＰＯＰ　ＢＸ
ＰＯＰ　ＡＸ
二、本讲小结
本讲主要讲解了：指令寻址和数据寻址方式，其中指令寻址方式简单、数据寻址方式复杂。
重点讲解了数据的寻址；本讲考生要深刻领会寻址的意义，关键是根据寻址方式和形式地址确定
操作数究竟在哪里即确定实际地址。
常考题型选择、填空、综合等。
应试方法：关键是能准确找到操作数。
第３讲　ＣＩＳＣ与 ＲＩＳＣ、典型例题选讲
一、考点精讲
４．３ＣＩＳＣ和ＲＩＳＣ
计算机发展过程中，不同的设计理念，形成不同风格的指令系统。计算机指令系统的类型可以分
为复杂指令系统计算机（ｃｉｓｃ）和精简指令系统计算机（ｒｉｓｃ）两种类型。
早期ＣＩＳＣ设计风格的主要特点：
１．指令系统复杂。表现在指令多，寻找方式多、指令格式多。ＣＩＳＣ指令数一般大于１００条（一般
的ＣＩＳＣ计算机所含的指令数目在３００条以上，有的甚至达５００条），寻找方式一般大于４种，且每个
地址码有多种寻找方式，指令的格式一般大于４种。
２．指令串行执行。一条指令的执行分为许多执行步骤，大多数指令需要多个时钟周期才能执行
完成。
３．各种指令都可以访问存储器。使得指令的执行步骤和执行时间变化范围很大。
４．采用微程序控制。因为微程序适合实现复杂的指令执行过程的控制。
５．有较多的专用寄存器。如变址寄存器、状态寄存器等，寄存器的编码和使用较为复杂。
６．编译程序难以用优化措施生成高效的目标代码程序。指令系统复杂，编译程序面临复杂的
选择。
４２１
在早期的计算机设计中，认为指令越多越好，指令越多，硬件功能越多速度快，早期的计算机把指
令的数目作为计算机性能的一项重要标志。
ＣＩＳＣ面临的主要问题是控制器电路过于复杂，占有微处理器芯片中过多的面积。针对上述问
题，提出ＲＩＳＣ微处理器。
早期的ＲＩＳＣ微处理器主要特征：
１．简化的指令系统。表现在指令数较少，基本寻址方式少，指令格式少，指令字长度一致。
２．以寄存器———寄存器方式工作，除了ＬＯＡＤ／ＳＴＯＲＥ指令，都为访问寄存器指令。
３．采用流水技术。
４．使用较多的通用寄存器以减少访问内存。
５．采用阵列逻辑控制器电路。为提高指令执行的速度。
６．采用优化编译技术。通过精心选择的指令系统，优化编译
技术生成优化的目标代码，防止或减少指令流水线中出现的相关性，使流水线畅通。
从应用角度考虑，这些指令的功能也具有普遍意义，几乎所有计算机的指令集中都能找到这些
指令。
在这个指令系统中，我们假定ＣＰＵ中只有一个通用寄存器即累加寄存器Ａ，所以对累加寄存器的
寻址采用隐含寻址方式。当ＣＰＵ中使用多个累加器结构时，多累加器变成通用寄存器组，只要对通
用寄存器组进行编址，这个指令系统也能完全使用。
４．５．３精简指令系统
对于ｃｉｓｃ指令系统而言，实际使用中，经常使用的指令占指令系统的２０％，其使用频度为８０％ 。
８０％的指令使用频度为２０％。因此产生了ＲＩＳＣ指令系统。
ＲＩＳＣ指令系统的最大特点是：
（１）选取使用频率最高的一些简单指令，指令条数少；
（２）指令长度固定，指令格式种类少；
（３）只有取数／存数指令访问存储器，其余指令的操作都在寄存器之间进行。
典型ＲＩＳＣ机指令系统的基本特征
型号 指令数 寻址方式 指令格式 通用寄存器数 主频／ＭＨＺ
ＲＩＳＣ－Ｉ ３１ ２ ２ ７８ ８
ＲＩＳＣ－Ｉ ３９ ２ ２ １３８ １２
ＭＩＰＳ ５５ ３ ４ １６ ４
ＳＰＡＲＣ ７５ ４ ３ １２０－１３６ ２５－３３
ＭＩＰＳＲ３０００ ９１ ３ ３ ３２ ２５
ｉ８６０ ６５ ３ ４ ３２ ３０
　　例：在ＳＰＡＲＣ中，有一些指令没有选入指令系统，但很容易使用指令集中的另外一条指令来替代
５２１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
解：（１）直接寻址　（２）相对寻址　（３）变址寻址
（４）寄存器间接寻址　（５）间接寻址　（６）基址寻址
例：某１６位机器所使用的指令格式和寻址方式如下所示，该机有两个２０位基址寄存器，四个１６
位变址寄存器，十六个１６位通用寄存器指令汇编格式中的Ｓ（源），Ｄ（目标）都是通用寄存器，Ｍ是主
存中的一个单元。三种指令的操作码分别是 ＭＯＶ（ＯＰ）＝（Ａ）Ｈ，ＳＴＡ（ＯＰ）＝（１Ｂ）Ｈ，ＬＤＡ（ＯＰ）＝
（３Ｃ）Ｈ。ＭＯＶ是传送指令，ＳＴＡ为写数指令，ＬＤＡ为读数指令。
要求：
（１）分析三种指令的指令格式与寻址方式特点。
（２）ＣＰＵ完成哪一种操作所花时间最短？哪一种操作所花时间最长？第二种指令的执行时间有
时会等于第三种指令的执行时间吗？
（３）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能
成为合法指令？
①（Ｆ０Ｆ１）Ｈ（３ＣＤ２）Ｈ　　　　　　②（２８５６）Ｈ　
③（６ＦＤ６）Ｈ　　　　　　　　　　 ④（１Ｃ２）Ｈ
解：第一种指令为单字长，二地址指令，属ＲＲ型
第二种指令为双字长，二地址指令，属ＲＳ型；Ｓ为基址寄存器或变址寄存器
第三种指令为双字长，二地址指令，属ＲＲ型；Ｓ为２０位地址
ＣＰＵ完成第一种指令所花费的时间最少，不需要读写存储器。
ＣＰＵ完成第二种指令所花费的时间最长，因为需要计算有效地址并对存储器进行访问，
第二种指令所花费的时间不等于第三种，第三种无需进行有效地址的计算。
根据条件，ＭＯＶ（ＯＰ）＝（Ａ）Ｈ＝００１０１０；
ＳＴＡ（ＯＰ）＝（１Ｂ）Ｈ＝０１，１０１１；
ＬＤＡ（ＯＰ）＝（３Ｃ）Ｈ＝１１，１１００；
①（Ｆ０Ｆ１）Ｈ（３ＣＤ２）Ｈ＝（１１１１，００００，１１１１，０００１　　 ００１１，１１００，１１０１，００１０）ｂ（双字）
７２１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
正确，表明把主存（１３ｃｄ２）Ｈ地址单元的内容取至１５号寄存器。
②（２８５６）Ｈ＝（００１０，１０００，０１０１，０１１０）ｂ单字长指令，表明把寄存器６的内容传送到寄存器５号。
③（６ＦＤ６）Ｈ＝０１１０，１１１１，１１０１，０１１０ｂ，操作码不对，应修改为（２８Ｄ６）ｈ
④（１Ｃ２）Ｈ＝００００，０００１，１１００，００１０ｂ，操作码不对，应修改为（２８Ｃ２）ｈ
例：一条指令存储在存储器中地址为３００的地方，其操作数地址字段为３０１，地址字段的值为
４００，处理器中寄存器Ｒ１中包含数据２００，在以下指令寻址方式下，求操作数的有效地址。
（１）直接寻址
（２）立即数寻址
（３）相对寻址
（４）寄存器（Ｒ１）间接寻址
（５）以Ｒ１为变址寄存器的变址寻址
解：Ｒ１＝２００
（１）直接寻址；操作数的有效地址＝４００
（２）立即数寻址；操作数的有效地址＝３０１
（３）相对寻址；操作数的有效地址＝ＰＣ＋４００
（４）寄存器（Ｒ１）间接寻址；操作数的有效地址＝２００
（５）以Ｒ１为变址寄存器的变址寻址；操作数的有效地址＝２００＋４００
例：一台处理器具有如下指令格式：
６位 ２位 ３位 ３位
ＯＰ Ｘ 源寄存器 目的寄存器 地址
　　格式表明有８个通用寄存器（长度为１６位），Ｘ指定寻址方式，主存实际容量为２５６Ｋ字。
（１）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域ＯＰ＝６位，请问地
址码域应分配多少位？指令字长度应有多少位？
（２）假设Ｘ＝１１时，指定的某个通用寄存器用作基址寄存器，请提出一个硬件设计规则，使得被指
定的通用寄存器能访问１Ｍ主存空间中的每一个单元。
解：（１）主存容量为２５６ｋ，地址码域＝１８位，
指令的长度为６＋２＋３＋３＋１８＝３２位
（２）此时指定的通用寄存器用作基址寄存器，长度为１６位，不能覆盖１Ｍ字空间，可采用通用寄
８２１
存器左移４位，低位补０，形成２０位的基地址，然后与指令字形式地址相加得到有效地址，可以范围
１Ｍ字空间的任意一个单元。
例：假设寄存器Ｒ中的数值为１０００，地址为１０００的存储器中存储的数据为２０００，地址２０００的存
储器中存储的数据为３０００，ｐｃ的值为４０００，问在以下寻址方式下访问的指令操作数的值是什么？
１．寄存器寻址Ｒ
２．寄存器间接寻址（Ｒ）
３．直接寻址１０００
４．存储器间接寻址（１０００）
５．相对寻址 －２０００（ｐｃ）
６．立即数寻址　＃２０００
解：１．操作数的值为：１０００
２．操作数的值为：２０００
３．操作数的值为：２０００
４．操作数的值为：３０００
５．操作数的值为：３０００
６．操作数的值为：２０００
例：某机的１６位单字长访内存指令格式如下：
其中，Ａ为形式地址，补码表示（其中一位为符号位）：
Ｉ为直接／间接寻址方式：Ｉ＝１为间接寻址，Ｉ＝０为直接寻址方式；
Ｍ为寻址模式：０为绝对地址，１为基地址寻址，２为相对寻址，３为立即寻址；
Ｘ为变址寻址。
设ＰＣ，Ｒｘ，Ｒｂ分别为指令计数器，变址寄存器，基地址寄存器，Ｅ为有效地址，请回答以下问题：
（１）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少？
（２）在非间接寻址情况下，写出各计算有效地址的表达式
（３）设基址寄存器为１４位，在非变址直接基地址寻址时，确定存储器可寻址的地址范围
（４）间接寻址时，寻址范围是多少？
解：（１）该指令格式可定义１６种不同的操作 （ＯＰ为４位，２４＝１６）立即寻址操作数的范围是
"
１２８～＋１２７（８位补码，１位符号位，其范围为－１２８～＋１２７）
（２）绝对寻址（直接寻址）　Ｅ＝Ａ
基值寻址　Ｅ＝（Ｒｂ）＋Ａ
相对寻址　Ｅ＝（ＰＣ）＋Ａ
立即寻址　Ｄ＝Ａ
９２１
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
变址寻址　Ｅ＝（ＲＸ）＋Ａ
（３）由于Ｅ＝（Ｒｂ）＋Ａ，Ｒｂ＝１４位，故存储器可寻址的地址范围为（－１２８～１６３８３＋１２７）
（４）间接寻址时，寻址范围为６４Ｋ，因为此时从主存读出的数 作为有效地址（１６位）。
例．设有一台简单计算机的指令系统共有１０条指令，各指令的使用频率如下：
Ｉ１　　２０％，Ｉ２　　１２％，Ｉ３　　１１％，Ｉ４　　１５％，Ｉ５　　８％
Ｉ６ ３％，Ｉ７ ２％，Ｉ８ １８％，Ｉ９ １０％，Ｉ１０ １％
（１）用霍哈夫曼编码设计这１０条指令的操作码，并计算操作码的平均长度；
（２）设计只有两种长度，且平均长度不大于３．２０位的等长扩展操作码，并计算操作码平均长度。
答：（１）霍夫曼树为：
霍哈夫曼编码结果如：
１１　０１１　０１０　００１　１０１　１００　０００１　００００１　０００００１　００００００
平均代码长度＝３．０３
（２）一种设计方案是取３位和４位两种长度，如
０００　００１　０１０　０１１　１００　１０１　１１００　１１０１　１１１０　１１１１
平均长度＝３（０．２０＋０．１８＋０．１５＋０．１２＋０．１１＋０．１０）＋４（０．０８＋０．０３＋０．０２＋０．０１）
＝３０．８６＋４０．１４＝３．１４
另一种方案是取３和５两种长度，如
０００　００１　０１０　０１１　１００　１０１　１１０　１１１００　１１１０１　１１１１０
平均长度＝３（０．２０＋０．１８＋０．１５＋０．１２＋０．１１＋０．１０＋０．０８）＋５（０．０３＋０．０２＋０．０１）
＝３０．９４＋５０．０６＝３．１２
２０１０－４３：某计算机字长为１６位，主存地址空间大小为１２８ＫＢ，按字编址。采用单字长指令格
式，指令各字段定义如下
转移指令采用相对寻址，相对偏移是用补码表示，寻址方式定义如下：
０３１
请求。
为了不致造成混乱，在ＣＰＵ的中断管理部件中必须有一个中断屏蔽触发器，它可以在程序的控制
下置“１”（设置屏蔽），或置“０”（取掉屏蔽）。
只有在中断屏蔽标志为“０”时，ＣＰＵ才可以受理中断。当一条指令执行完毕 ＣＰＵ接受中断请求
并作出响应时，它一方面发出中断响应信号ＩＮＴＡ，另一方面把中断屏蔽标志置“１”，即关闭中断。
这样，ＣＰＵ不能再受理另外的新的中断源发来的中断请求。只有在ＣＰＵ把中断服务程序执行完
毕以后，它才重新使中断屏蔽标志置“０”，即开放中断，并返回主程序。
因此，中断服务程序的最后必须有两条指令，即开中断指令和返主指令，同时在硬件上要保证返
主指令执行以后才受理新的中断请求。
（４）中断处理过程是由硬件和软件结合来完成的。
中断周期由硬件实现，而中断服务程序由机器指令序列实现。
后者除执行保存现场、恢复现场、开放中断并返回主程序任务外，对要求中断的设备进行服务，使
其同ＣＰＵ交换一个字的数据，或作其他服务。
程序中断由外设接口的状态和ＣＰＵ两方面来控制：
在接口方面，有决定是否向ＣＰＵ发出中断请求的机构，主要是接口中的“准备就绪”标志（ＲＤ）和
“允许中断”标志（ＥＩ）两个触发器；
在ＣＰＵ方面，有决定是否受理中断请求的机构，主要是“中断请求”标志（ＩＲ）和“中断屏蔽”标志
（ＩＭ）两个触发器。
上述四个标志触发器的具体功能如下：
准备就绪的标志（ＲＤ）一旦设备做好一次数据的接收或发送，便发出一个设备动作完毕信号 ，使
ＲＤ标志置“１”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。
允许中断触发器（ＥＩ）可以用程序指令来置位。ＥＩ为“１”时，某设备可以向 ＣＰＵ发出中断请求；
ＥＩ为“０”时，不能向ＣＰＵ发出中断请求，这意味着某中断源的中断请求被禁止。设置ＥＩ标志的目的，
就是通过软件来控制是否允许某设备发出中断请求。
中断请求触发器（ＩＲ）它暂存中断请求线上由设备发出的中断请求信号。当ＩＲ标志为“１”时，表
示设备发出了中断请求。
中断屏蔽触发器（ＩＭ）是ＣＰＵ是否受理中断或批准中断的标志。ＩＭ标志为“０”时，ＣＰＵ可以受
理外界的中断请求，反之，ＩＭ标志为“１”时，ＣＰＵ不受理外界的中断。
二、本讲小结
本讲介绍了输入输出系统的概念，输入输出的几种方式，查询方式和中断方式的原理。
５０２
唐朔飞版和白中英版《计算机组成原理》 点精讲及复习思路
第２讲　中断方式
一、考点精讲
１．中断服务程序的流程
（１）保护现场
程序断点的保护　　　中断隐指令完成
寄存器内容的保护　　{ 进栈指令
（２）中断服务
对不同的 Ｉ／Ｏ设备具有不同内容的设备服务
（３）恢复现场　　出栈指令
（４）中断返回　　中断返回指令
２．单重中断和多重中断
单级中断
多级中断　允许级别更高的中断源
中断现行的中断服务程序
ＣＰＵ响应中断后，经过某些硬件操作，转去执行中断服务程序，称为中断隐指令：这不是指令系统
中的一条真正的指令，没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特殊指令。
功能为：
（１）保存断点
（２）暂不允许中断
暂不允许中断即关中断。并不是所有的计算机都在中断隐指令中由硬件自动地关中断，也有些
计算机的这一操作是由软件（中断服务程序）来实现的。
（３）引出中断服务程序
引出中断服务程序的实质就是取出中断服务程序的入口地址送程序计数器（ＰＣ）。对于向量中
断和非向量中断，因此中断服务程序的方法是不相同的。
８．２．３单级中断
１．单级中断的概念
根据计算机系统对中断处理的策略不同，可分为单级中断系统和多级中断系统。
单级中断系统是中断结构中最基本的形式。在单级中断系统中，所有的中断源都属于同一级，所
有中断源触发器排成一行，其优先次序是离ＣＰＵ近的优先权高。当响应某一中断请求时，执行该中断
源的中断服务程序。在此过程中，不允许其他中断源再打断中断服务程序，即使优先权比它高的中断
源也不能再打断。
６０２
２．单级中断源的识别
如何确定中断源，并转入被响应的中断服务程序入口地址，是中断处理首先要解决的问题。
３．中断向量的产生
当ＣＰＵ响应中断时，由硬件直接产生一个固定的地址（即向量地址），由向量地址指出每个中断
源设备的中断服务程序入口，这种方法通常称为向量中断。
显然，每个中断源分别有一个中断服务程序，而每个中断服务程序又有自己的向量地址。
当ＣＰＵ识别出某中断源时，由硬件直接产生一个与该中断源对应的向量地址，很快便引入中断服务程序。
向量中断要求在硬件设计时考虑所有中断源的向量地址，而实际中断时只能产生一个向量地址。
有些计算机中由硬件产生的向量地址不是直接地址，而是一个“位移量”，这个位移量加上 ＣＰＵ
某寄存器里存放的基地址，最后得到中断处理程序的入口地址。
８．２．４多级中断
１．多级中断的概念
多级中断系统是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度不同而分
成若干级别，每一中断级分配给一个优先权。优先权高的中断级可以打断优先权低的中断服务程序，
以程序嵌套方式进行工作。
７０２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
根据系统的配置不同，多级中断可分为一维多级中断和二维多级中断，请见下图。
一维多级中断是指每一级中断里只有一个中断源，而二维多级中断是指每一级中断里又有多个
中断源。
对多级中断，我们着重说明如下几点：
（１）一个系统若有ｎ级中断，在ＣＰＵ中就有ｎ个中断请求触发器，总称为中断请求寄存器 ；与之
对应的有ｎ个中断屏蔽触发器，总称为中断屏蔽寄存器。
单级中断不同，在多级中断中，中断屏蔽寄存器的内容是一个很重要的程序现场，因此在响应中
断时，需要把中断屏蔽寄存器的内容保存起来，并设置新的中断屏蔽状态。一般在某一级中断被响应
后，要置“１”（关闭）本级和优先权低于本级的中断屏蔽触发器，置“０”（开放）更高级的中断屏蔽触发
器，以此来实现正常的中断嵌套。
（２）多级中断中的每一级可以只有一个中断源，也可以有多个中断源。
在多级中断之间可以实现中断嵌套，但是同一级内有不同中断源的中断是不能嵌套的，必须是处
理完一个中断后再响应和处理同一级内其他中断源。
（３）设置多级中断的系统一般都希望有较快的中断响应时间，因此首先响应哪一级中断和哪一个
中断源，都是由硬件逻辑实现，而不是用程序实现。
另外，在二维中断结构中，除了有中断优先级排队电路确定优先响应中断级外，还要确定优先响
应的中断源，一般通过链式查询的硬件逻辑来实现。
显然，这里采用了独立请求方式与链式查询方式相结合的方法决定首先响应哪个中断源。
（４）和单级中断情况类似，在多级中断中也使用中断堆栈保存现场信息。使用堆栈保存现场的好
处是：
ａ．控制逻辑简单，保存和恢复现场的过程按先进后出顺序进行。
ｂ．每一级中断不必单独设置现场保护区，各级中断现场可按其顺序放在同一个栈里。
例１：见下图所示的二维中断系统。
８０２
请问：
（１）在中断情况下，ＣＰＵ和设备的优先级如何考虑？请按降序排列各设备的中断优先级。
（２）若ＣＰＵ现执行设备Ｂ的中断服务程序，ＩＭ２，ＩＭ１，ＩＭ０的状态是什么？如果ＣＰＵ执行设 备Ｄ
的中断服务程序，ＩＭ２，ＩＭ１，ＩＭ０的状态又是什么？
（３）每一级的ＩＭ能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么办法可达到
目的？
（４）假如设备Ｃ一提出中断请求，ＣＰＵ立即进行响应，如何调整才能满足此要求？
解：（１）在中断情况下，ＣＰＵ的优先级最低。各设备的优先次序是：Ａ→Ｂ→Ｃ→ Ｄ→Ｅ→Ｆ→Ｇ→Ｈ
→Ｉ→ＣＰＵ。
（２）执行设备Ｂ的中断服务程序时ＩＭ２ＩＭ１ＩＭ０＝１１１；执行设备Ｄ的中断服务程序时，ＩＭ２ＩＭ１ＩＭ０
＝０１１。
（３）每一级的ＩＭ标志不能对某个优先级的个别设备进行单独屏蔽。可将接口中的 ＥＩ（中断允
许）标志清“０”，它禁止设备发出中断请求。
（４）要使设备Ｃ的中断请求及时得到响应，可将设备Ｃ从第２级取出来，单独放在第３级上，使第
３级的优先级最高，即令ＩＭ３＝０即可。
二、真题举例
１．【２００９】下列选项中，能引起外部中断的事件是（　　）
Ａ．键盘输入 Ｂ．除数为０ Ｃ．浮点运算下溢 Ｄ．访存缺页
２．【２０１０】单级中断系统中，中断服务程序执行顺序是（　）
Ⅰ保护现场 Ⅱ开中断 Ⅲ关中断 Ⅳ保存断点
Ⅴ中断事件处理 Ⅵ恢复现场 Ⅶ中断返回
Ａ．Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ Ｂ．Ⅲ→Ⅰ→Ⅴ→Ⅶ
Ｃ．Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ Ｄ．Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ
３．【２０１１】某计算机有五级中断Ｌ４～Ｌ０，中断屏蔽字为Ｍ４Ｍ３Ｍ２Ｍ１Ｍ０，Ｍｉ＝１（０≤ｉ≤４）表示对Ｌｉ
级中断进行屏蔽。若中断响应优先级从高到低的顺序是Ｌ０→Ｌ１→Ｌ２→Ｌ３→Ｌ４，且要求中断处理优先级
从高到低的顺序为Ｌ４→Ｌ０→Ｌ２→Ｌ１→Ｌ３，则Ｌ１的中断处理程序中设置的中断屏蔽字是（　　）
９０２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
Ａ．１１１１０ Ｂ．０１１０１ Ｃ．０００１１ Ｄ．０１０１０
４．【２０１１】某计算机处理器主频为５０ＭＨｚ，采用定时查询方式控制设备 Ａ的 Ｉ／Ｏ，查询程序运行
一次所用的时钟周期数至少为５００。在设备 Ａ工作期间，为保证数据不丢失，每秒需对其查询 少
２００次，则ＣＰＵ用于设备Ａ的Ｉ／Ｏ的时间占整个ＣＰＵ时间的百分比至少是（　　）
Ａ．０．０２％ Ｂ．０．０５％ Ｃ．０．２０％ Ｄ．０．５０％
５．【２０１２】响应外部中断过程中，中断隐指令完成的操作，除保护断点外，还包括（　　）
Ⅰ．关中断
Ⅱ．保存通用寄存器内容
Ⅲ．形成中断服务程序入口地址并送ＰＣ
Ａ．仅Ⅰ、Ⅱ Ｂ．仅Ⅰ、Ⅲ Ｃ．仅Ⅱ、Ⅲ Ｄ．Ⅰ、Ⅱ、Ⅲ
三、本讲小结
本讲介绍中断处理流程，单级中断，多级中断的概念已经执行机制。
第３讲　ＤＭＡ方式
一、考点精讲
８．３ＤＭＡ方式
８．３．１ＤＭＡ的基本概念
直接内存访问（ＤＭＡ）完全由硬件执行Ｉ／Ｏ交换。
ＤＭＡ控制器从ＣＰＵ完全接管对总线的控制，数据交换不经过 ＣＰＵ，直接在内存和 Ｉ／Ｏ设备之间
进行。
ＤＭＡ方式一般用于高速传送成组数据。
ＤＭＡ控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式
向ＣＰＵ报告传送操作的结束。
ＤＭＡ方式的主要优点是速度快：
ＣＰＵ不参加传送操作，省去了ＣＰＵ取指令、取数、送数等操作。
在数据传送过程中，没有保存现场、恢复现场之类的工作。
内存地址修改、传送字个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。
ＤＭＡ方式能满足高速Ｉ／Ｏ设备的要求，也有利于ＣＰＵ效率的发挥。
多种ＤＭＡ至少能执行以下一些基本操作：
（１）从外围设备发出ＤＭＡ请求；
（２）ＣＰＵ响应请求，把ＣＰＵ工作改成ＤＭＡ操作方式，ＤＭＡ控制器从ＣＰＵ接管总线的控制；
（３）由ＤＭＡ控制器对内存寻址，即决定数据传送的内存单元地址及数据传送个数的计数，并执行
０１２
数据传送的操作；
（４）向ＣＰＵ报告ＤＭＡ操作的结束。
注意 在ＤＭＡ方式中，一批数据传送前的准备工作，以及传送结束后的处理工作，均由管理程序
承担，而ＤＭＡ控制器仅负责数据传送的工作。
８．３．２ＤＭＡ传送方式
ＤＭＡ技术的出现，使得外围设备可以通过 ＤＭＡ控制器直接访问内存，与此同时，ＣＰＵ可以继续
执行程序。ＤＭＡ控制器与ＣＰＵ分时使用内存通常采用以下三种方法：
１．停止ＣＰＵ访问内存
当外围设备要求传送一批数据时，由ＤＭＡ控制器发一个停止信号给 ＣＰＵ，要求 ＣＰＵ放弃对地址
总线、数据总线和有关控制总线的使用权。
ＤＭＡ控制器获得总线控制权以后，开始进行数据传送。
在一批数据传送完毕后，ＤＭＡ控制器通知ＣＰＵ可以使用内存，并把总线控制权交还给ＣＰＵ。
在这种ＤＭＡ传送过程中，ＣＰＵ基本处于不工作状态或者说保持状态。
优点：控制简单，它适用于数据传输率很高的设备进行成组传送。
缺点：在ＤＭＡ控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。
这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速Ｉ／Ｏ设备也
是如此。
２．周期挪用
当Ｉ／Ｏ设备没有ＤＭＡ请求时，ＣＰＵ按程序要求访问内存；一旦 Ｉ／Ｏ设备有 ＤＭＡ请求，则由 Ｉ／Ｏ
设备挪用一个或几个内存周期。
Ｉ／Ｏ设备要求ＤＭＡ传送时可能遇到两种情况：
（１）此时ＣＰＵ不需要访内，如ＣＰＵ正在执行乘法指令。由于乘法指令执行时间较长，此时Ｉ／Ｏ访
内与ＣＰＵ访内没有冲突，即Ｉ／Ｏ设备挪用一二个内存周期对ＣＰＵ执行程序没有任何影响。
（２）Ｉ／Ｏ设备要求访内时ＣＰＵ也要求访内，这就产生了访内冲突，在这种情况下 Ｉ／Ｏ设备访内优
先，因为Ｉ／Ｏ访内有时间要求，前一个Ｉ／Ｏ数据必须在下一个访内请求到来之前存取完毕。
显然，在这种情况下Ｉ／Ｏ设备挪用一二个内存周期，意味着ＣＰＵ延缓了对指令的执行，或者更明
确地说，在ＣＰＵ执行访内指令的过程中插入ＤＭＡ请求，挪用了一二个内存周期。
１１２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
与停止ＣＰＵ访内的ＤＭＡ方法比较，周期挪用的方法既实现了Ｉ／Ｏ传送，又较好地发挥了内存和
ＣＰＵ的效率，是一种广泛采用的方法。
但是Ｉ／Ｏ设备每一次周期挪用都有申请总线控制权、建立总线控制权和归还总线控制权的过程，
所以传送一个字对内存来说要占用一个周期，但对ＤＭＡ控制器来说一般要２—５个内存周期（视逻辑
线路的延迟而定）。
因此，周期挪用的方法适用于Ｉ／Ｏ设备读写周期大于内存存储周期的情况。
３．ＤＭＡ与ＣＰＵ交替访内
如果ＣＰＵ的工作周期比内存存取周期长很多，此时采用交替访内的方法可以使 ＤＭＡ传送和
ＣＰＵ同时发挥最高的效率。
假设ＣＰＵ工作周期为１．２μｓ，内存存取周期小于０．６μｓ，那么一个ＣＰＵ周期可分为Ｃ１和Ｃ２两个
分周期，其中Ｃ１供ＤＭＡ控制器访内，Ｃ２专供ＣＰＵ访内。
这种方式不需要总线使用权的申请、建立和归还过程，总线使用权是通过Ｃ１和Ｃ２分时进行的。
ＣＰＵ和ＤＭＡ控制器各自有自己的访内地址寄存器、数据寄存器和读／写信号等控制寄存器。
在Ｃ１周期中，如果ＤＭＡ控制器有访内请求，可将地址、数据等信号送到总线上。在 Ｃ２周期中，
如ＣＰＵ有访内请求，同样传送地址、数据等信号。
事实上，对于总线，这是用Ｃ１，Ｃ２控制的一个多路转换器，这种总线控制权的转移几乎不需要什
么时间，所以对ＤＭＡ传送来讲效率是很高的。
这种传送方式又称为“透明的ＤＭＡ”方式，其来由是这种ＤＭＡ传送对ＣＰＵ来说，如同透明的玻璃
一般，没有任何感觉或影响。
在透明的ＤＭＡ方式下工作，ＣＰＵ既不停止主程序的运行，也不进入等待状态，是一种高效率的工作方式。
当然，相应的硬件逻辑也就更加复杂。
８．３．３基本的ＤＭＡ控制器
２１２
１．ＤＭＡ控制器的基本组成
一个ＤＭＡ控制器，实际上是采用ＤＭＡ方式的外围设备与系统总线之间的接口电路。这个接口
电路是在中断接口的基础上再加ＤＭＡ机构组成。
一个最简单的ＤＭＡ控制器由以下逻辑部件组成：
（１）内存地址计数器 用于存放内存中要交换的数据的地址。在ＤＭＡ传送前，须通过程序将数据
在内存中的起始位置（首地址）送到内存地址计数器。
而当ＤＭＡ传送时，每交换一次数据，将地址计数器加“１”，从而以增量方式给出内存中要交换的
一批数据的地址。
（２）字计数器 用于记录传送数据块的长度（多少字数）。其内容也是在数据传送之前由程序预
置，交换的字数通常以补码形式表示。
在ＤＭＡ传送时，每传送一个字，字计数器就加“１”，当计数器溢出即最高位产生进位时，表示这批
数据传送完毕，于是引起ＤＭＡ控制器向ＣＰＵ发中断信号。
（３）数据缓冲寄存器 用于暂存每次传送的数据（一个字）。
当输入时，由设备（如磁盘）送往数据缓冲寄存器，再由缓冲寄存器通过数据总线送到内存。
反之，输出时，由内存通过数据总线送到数据缓冲寄存器，然后再送到设备。
（４）“ＤＭＡ请求”标志 每当设备准备好一个数据字后给出一个控制信号，使“ＤＭＡ请求”标志置“１”。
该标志置位后向“控制／状态”逻辑发出 ＤＭＡ请求，后者又向 ＣＰＵ发出总线使用权的请求
（ＨＯＬＤ），ＣＰＵ响应此请求后发回响应信号ＨＬＤＡ，“控制／状态”逻辑接收此信号后发出 ＤＭＡ响应信
号，使“ＤＭＡ请求”标志复位，为交换下一个字做好准备。
（５）“控制／状态”逻辑 由控制和时序电路以及状态标志等组成，用于修改内存地址计数器和字计
数器，指定传送类型（输入或输出），并对“ＤＭＡ请求”信号和ＣＰＵ响应信号进行协调和同步。
（６）中断机构 当字计数器溢出时（全０），意味着一组数据交换完毕，由溢出信号触发中断机构，
向ＣＰＵ提出中断报告。
这里的中断与上一节介绍的Ｉ／Ｏ中断所采用的技术相同，但中断的目的不同，前面是为了数据的
输入或输出，而这里是为了报告一组数据传送结束。
因此它们是Ｉ／Ｏ系统中不同的中断事件。
２．ＤＭＡ数据传送过程
ＤＭＡ的数据块传送过程可分为三个阶段：传送前预处理；正式传送；传送后处理。
预处理 由ＣＰＵ执行几条输入输出指令，测试设备状态，向ＤＭＡ控制器的设备地址寄存器中送入
设备号并启动设备，向内存地址计数器中送入起始地址，向字计数器中送入交换的数据字个数。在这
些工作完成后，ＣＰＵ继续执行原来的主程序。
正式传送 当外设准备好发送数据（输入）或接受数据（输出）时，它发出 ＤＭＡ请求，由 ＤＭＡ控制
器向ＣＰＵ发出总线使用权的请求（ＨＯＬＤ）。
３１２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
下图示出了停止ＣＰＵ访内方式的ＤＭＡ传送数据的流程图。
ＤＭＡ的数据传送是以数据块为基本单位进行的，因此，每次 ＤＭＡ控制器占用总线后，无论是数
据输入操作，还是输出操作，都是通过循环来实现的。
当进行输入操作时，外围设备的数据（一次一个字或一个字节）传向内存；当进行输出操作时，内
存的数据传向外围设备。
后处理 一旦ＤＭＡ的中断请求得到响应，ＣＰＵ停止主程序的执行，转去执行中断服务程序做一些
ＤＭＡ的结束处理工作。
这些工作包括校验送入内存的数据是否正确；
决定继续用ＤＭＡ方式传送下去，还是结束传送；
测试在传送过程中是否发生了错误等等。
８．３．４选择型和多路型ＤＭＡ控制器
１．选择型ＤＭＡ控制器
选择型ＤＭＡ控制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备。换句话说，
在某一段时间内只能为一个设备服务。
选择型ＤＭＡ控制器的逻辑框图请见下图。
４１２
显然，选择型ＤＭＡ控制器相当于一个逻辑开关，根据Ｉ／Ｏ指令来控制此开关与某个设备连接。
选择型ＤＭＡ控制器只增加少量硬件达到了为多个外围设备服务的目的，它特别适合数据传输率
很高以至接近内存存取速度的设备。
在很快地传送完一个数据块后，控制器又可为其他设备服务。
２．多路型ＤＭＡ控制器
选择型ＤＭＡ控制器不适用于慢速设备。但多路型ＤＭＡ控制器适合于同时为多个慢速外围设备
服务。
多路型ＤＭＡ控制器分为链式多路型ＤＭＡ控制器和独立请求方式多路型ＤＭＡ控制器
多路型ＤＭＡ不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工
作，各设备以字节交叉方式通过ＤＭＡ控制器进行数据传送。
当某个外围设备请求ＤＭＡ服务时，操作过程如下：
（１）ＤＭＡ控制器接到设备发出的ＤＭＡ请求时，将请求转送到ＣＰＵ。
（２）ＣＰＵ在适当的时刻响应ＤＭＡ请求。若 ＣＰＵ不需要占用总线则继续执行指令；若 ＣＰＵ需要
占用 总线，则ＣＰＵ进入等待状态。
（３）ＤＭＡ控制器接到ＣＰＵ的响应信号后，进行以下工作：
①对现有ＤＭＡ请求中优先权最高的请求 给予ＤＭＡ响应；
②选择相应的地址寄存器的内容驱动地址总线；
③根据所选设备操作寄存器 的内容，向总线发读、写信号；
④外围设备向数据总线传送数据，或从数据总线接收数据；
⑤每个字节传送完毕后，ＤＭＡ控制器使相应的地址寄存器和长度寄存器加“１”或减“１”。
以上是一个ＤＭＡ请求的过程，在一批数据传送过程中，要多次重复上述过程，直到外围设备表示
一个数据块已传送完毕，或该设备的长度控制器判定传送长度已满。
例：某计算机的ＣＰＵ主频为５００ＭＨｚ，ＣＰＩ为５（即执行每条指令平均需５个时钟周期）。假定某
外设的数据传输率为０．５ＭＢ／ｓ，采用中断方式与主机进行数据传送，以３２位为传输单位，对应的中断
服务程序包含１８条指令，中断服务的其他开销相当于２条指令的执行时间。请回答下列问题，要求
给出计算过程。
５１２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路
（１）在中断方式下，ＣＰＵ用于该外设Ｉ／Ｏ的时间占整个ＣＰＵ时间的百分比是多少？
（２）当该外设的数据传输率达到５ＭＢ／ｓ时，改用 ＤＭＡ方式传送数据。假设每次 ＤＭＡ传送大小
为５０００Ｂ，且ＤＭＡ预处理和后处理的总开销为５００个时钟周期，则 ＣＰＵ用于该外设 Ｉ／Ｏ的时间占整
个ＣＰＵ时间的百分比是多少？（假设ＤＭＡ与ＣＰＵ之间没有访存冲突）
解：（１）在中断方式下，每３２位（４Ｂ）被中断一次，故每秒中断次数为
０．５ＭＢ／４Ｂ＝０．５×１０６／４＝１２．５×１０４次
（注意：这里是数据传输率，所以１ＭＢ＝１０６Ｂ。）
因为中断服务程序包含１８条指令，中断服务的其他开销相当于２条指令的执行时间，且执行每
条指令平均需５个时钟周期，所以，１秒内用于中断的时钟周期数为
（１８＋２）×５×１２．５×１０４＝１２．５×１０６
ＣＰＵ主频为５００ＭＨｚ，每秒　ＣＰＵ的时钟周期数为５００×１０６所以 ＣＰＵ用于该外设 Ｉ／Ｏ的时间占
整个ＣＰＵ时间的百分比为１２．５×１０６／５００×１０６＝０．０２５＝２．５％
（２）在ＤＭＡ方式下，每秒进行ＤＭＡ操作
５ＭＢ／５０００Ｂ＝５×１０６／５０００＝１×１０３次
因为ＤＭＡ总开销（包括预处理和后处理）为５００个时钟周期，所以１秒钟之内用于 ＤＭＡ操作的
时钟周期数为５００×１×１０３＝５×１０５
故在ＤＭＡ方式下，占整个ＣＰＵ时间的百分比是（（５×１０５）／（５００×１０６））×１００％＝０．１％
例：一个ＤＭＡ接口采用周期挪用方式把字符（大小１Ｂ）传送到存储器，它支持的最大批量为４００
字节。若存取周期为１００ｎｓ，每处理一次中断需５μｓ，现有字符设备的传输率为９６００ｂｐｓ。假设字符之
间的传输是无间隙的，若忽略预处理所占时间，试问采用 ＤＭＡ方式每秒因数据需占用 ＣＰＵ多少时
间？如果完全采用中断方式，又需占用ＣＰＵ多少时间？
解：字符设备传输率为９６００ｂｐｓ，则每秒能传输
９６００／８＝１２００Ｂ（１２００个字符）
若采用ＤＭＡ方式，传送１２００个字符需１２００个存取周期，ＤＭＡ支持的最大批量为４００字节，因此
每传４００字符中断一次，因此ＤＡＭ方式每秒因字符串送占用ＣＰＵ的时间为：
０．１μｓ×１２００＋５μｓ×（１２００／４００）＝１３５μｓ
若采用中断方式，每传送一个字符中断一次，每秒因数据传送占用处理器的时间是
５μｓ×１２００＝６０００μｓ
例：在ＤＭＡ方式下，数据从内存传到外设经过的路径是（　　）
Ａ．内存→数据总线→外设 Ｂ．内存→ＤＭＡ→外设
Ｃ．内存→ＣＰＵ→总线→外设 Ｄ．外设→内存
８．４通道方式
８．４．１通道的功能
６１２
１．通道的功能
通道进一步提高了ＣＰＵ的效率。
通道是一个特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制，而
ＣＰＵ将“传输控制”的功能下放给通道后只负责“数据处理”功能。这样，通道与 ＣＰＵ分时使用内存，
实现了ＣＰＵ内部运算与Ｉ／Ｏ设 备的平行工作。
通道的基本功能 是执行通道指令，组织外围设备和内存进行数据传输，按Ｉ／Ｏ指令要求启动外围
设备，向ＣＰＵ报告中断等。
（１）接受ＣＰＵ的Ｉ／Ｏ指令，按指令要求与指定的外围设备进行通信。
（２）从内存选取属于该通道程序的通道指令，经译码后向设备控制器和设备发送各种命令。
（３）组织外围设备和内存之间进行数据传送，并根据需要提供数据缓存的空间，以及提供数据存
入内存的地址和传送的数据量。
（４）从外围设备得到设备的状态信息，形成并保存通道本身的状态信息，根据要求将这些状态信
息送到内存的指定单元，供ＣＰＵ使用。
（５）将外围设备的中断请求和通道本身的中断请求，按次序及时报告ＣＰＵ。
２．ＣＰＵ对通道的管理
ＣＰＵ是通过执行Ｉ／Ｏ指令以及处理来自通道的中断，实现对通道的管理。来自通道的中断有两
种，一种是数据传送结束中断，另一种是故障中断。
３．通道对设备控制器的管理
通道通过使用通道指令控制设备控制器进行数据传送操作，并以通道状态字接收设备控制器反
映的外围设备的状态。因此，设备控制器是通道对Ｉ／Ｏ设备实现传输控制的执行机构。
设备控制器的具体任务如下：
（１）从通道接受通道指令，控制外围设备完成所要求的操作；
（２）向通道反映外围设备的状态；
（３）将各种外围设备的不同信号转换成通道能够识别的标准信号。
二、本讲小结
本讲主要介绍了ＤＭＡ方式的相关概念，传输原理。最后对通道方式做了简单介绍。
７１２
唐朔飞版和白中英版《计算机组成原理》考点精讲及复习思路