概要信息：

康华光《电子技术基础·数字部分》
本课程使用的参考教材：
康华光《电子技术基础·数字部分》第五版　高等教育出版社
康华光《电子技术基础·数字部分》第四版　高等教育出版社
章节分析
第１章：数字逻辑概论 ☆
第２章：逻辑代数与硬件描述语言基础 ☆
第３章：逻辑门电路 ☆
第４章：组合逻辑电路 ☆☆
第５章：锁存器和触发器 ☆
第６章：时序逻辑电路 ☆☆
第７章：存储器，复杂可编程器件和现场可编程门阵列
第８章：脉冲波形的变换与产生
第９章：数模与模数转换器
第１０章：数字系统设计基础
课程的安排和结构：
以历年各高校考研题的内容及题型和占分比例。决定我们辅导的考点和重点。
辅导安排
１．考点精讲及复习思路
２．真题解析及典型题型精讲
３．冲刺串讲及模拟题讲解
考点精讲内容和时间安排
１．数制与编码
—１—
康华光《电子技术基础·数字部分》考研考点精讲
２．基本逻辑运算和常用复合逻辑
３．逻辑代数及逻辑函数的化简
４．组合逻辑电路
５．触发器
６．时序逻辑电路
７．存储器
８．波形产生电路和５５５定时器
９．数模／模数转换电路
—２—
第１讲　数制与编码
考点：
１．常用数（二进制、十进制、八进制）的表示。及它们之间的相互转换
２．常用编码的表示
８４２１ＢＣＤ码
５４２１ＢＣＤ码
２４２１ＢＣＤ码
余三ＢＣＤ码
格雷码
奇偶校验码
所占分数不多，１分到２分。有的学校不考，但后面的题要用到这一章的概念
一、数制
数制：多位数码中的每一位数的构成及低位向高位进位的规则
任意进制数的一般表达式为：（Ｎ）Ｄ＝∑
!
ｉ＝－
!
Ｋｉ×ｒ
ｉ
（一）十进制
十进制：十进制采用０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。
十进制数的一般表达式：（Ｎ）Ｄ＝∑
!
ｉ＝－
!
Ｋｉ×１０
ｉ
（二）二进制
二进制数：二进制数只有０、１两个数码。用两个状态即可表示，容易实现。进位规律是：“逢二进
一”
二进制数的一般表达式：（Ｎ）Ｄ＝∑
!
ｉ＝－
!
Ｋｉ×２
ｉ
（三）八进制和十六进制
１．八进制
（１）八进制数中有０，１，２，３，４，５，６，７，八个数码，进位规律是“逢八进一”。各位的权均为８的幂。
—３—
康华光《电子技术基础·数字部分》考研考点精讲
（２）八进制数的一般表达式：（Ｎ）Ｄ＝∑
!
ｉ＝－
!
Ｋｉ×８
ｉ
（３）八进制与二进制的关系
由于２３＝８故三位二进制课ｙｏｇａ一位八进制表示
０ １ ２ ３ ４ ５ ６ ７
０００ ００１ ０１０ ０１１ １００ １０１ １１０ １１１
２．十六进制
（１）十六进制数中有０，１，２，３，４，５，６，７，８，９，Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ十六个数码，进位规律是“逢十六进
一”。各位的权均为１６的幂。
（２）十六进制数ｄｅ一般表达式：（Ｎ）Ｄ＝∑
!
ｉ＝－
!
Ｋｉ×１６
ｉ
（３）十六进制数与二进制数的关系
由于故四位二进制课用一位１６进制表示。
１６进制数 ０ １ ２ ３ ４ ５ ６ ７
２进制数 ００００ ０００１ ００１０ ００１１ ０１００ ０１０１ ０１１０ ０１１１
１６进制数 ８ ９ Ａ Ｂ Ｃ Ｄ Ｅ Ｆ
２进制数 １０００ １００１ １０１０ １０１１ １１００ １１０１ １１１０ １１１１
（四）数制间的转换
１．“十”———“二”转换
（１）整数部分用“辗转相除”法：
［例］：将十进制数６５转换为二进制数：
所以（６５）Ｄ＝（１０００００１）Ｂ
（２）小数部分：乘２法
乘２法；将十进制数的小数部分乘２，取其整数得Ｄ－１，；再将小数部分乘２，取其整数得Ｄ－２；
［例］：将十进制数０．６２５转换为二进制数：
—４—
所以（０．６２５）Ｄ＝（０．１０１）Ｂ
２．“二”———“十”转换
方法：按二进制展开式展开，即将每位的系数乘以该位的权值，然后各项乘积相加，就可得到等值
的十进制数。
［例］：将二进制数１０１．１１转换为十进制数：
（１０１．１１）２ ＝１×２
２＋０×２０＋１×２－１＋１×２－２
＝４＋０＋１＋０．５＋０．２５
＝５．７５
３．“二”———“十六”转换
（１）二进制转换成十六进制：
因为１６进制的基数１６＝２４，所以，可将四位二进制数表示一位１６进制数，即００００～１１１１表示０
－Ｆ。
方法：从低位到高位将每４位二进制数分为一组，并将每一组以等值的十六进制数代之，即可得
到对应的十六进制数。
（２）十六进制转换成二进制：
方法：将每位１６进制数展开成四位二进制数，排列顺序不变即可。
［例］：将十六进制数８ＦＣ６转换为二进制数：
例题：（１５６）Ｄ对应的八进制数是（　　）
Ａ．（１５６）Ｏ　　　　　Ｂ．（２３４）Ｏ　　　　　Ｃ．（４７０）Ｏ　　　　　Ｄ．（５６１）Ｏ
—５—
康华光《电子技术基础·数字部分》考研考点精讲
答案：Ｂ
例题：下列各数中最大的数是（　　）
Ａ．（３７）Ｈ Ｂ．（３７）Ｄ Ｃ．（３７）Ｏ Ｄ．（４０）Ｏ
解析：（３７）Ｈ＝（５５）Ｄ
（３７）Ｏ＝（３１）Ｄ
答案：Ａ
例题：下列各数中最小的数是（　　）
Ａ．（０．１）Ｈ Ｂ．（０．１）Ｄ Ｃ．（０．１）Ｏ Ｄ．（０．１）Ｂ
解析：（０．１）Ｈ＝（
１
１６）Ｄ
（０．１）Ｄ＝（
１
１０）Ｄ
（０．１）Ｏ＝（
１
８）Ｄ
（０．１）Ｂ＝（
１
２）Ｄ
答案：Ａ
二、编码
由于数字系统只认可二进制代码组成的信息。所以对数字系统的信息均要用二进制代码表示。
编码：用二进制代码表示特定信息的过程。
（一）二～十进制代码（ＢＣＤ码）
十进制人们最熟悉，而机器只认识二进制代码，用二进制代码表示十进制数（ＢｉｎａｒｙＣｏｄｅｄＤｅｃｉ
ｍａｌ）简称ＢＣＤ，由于２３＝８＜１０＜２４＝１６，所以表示一位十进制至少需要四位二进制。而四位二进制
有十六种状态，从１６中任取十个状态即可组成十进制数共有２．９×１０１０种方案。
常用的有：有权码和无权码
有权码———即每位有固定的权值；
如：８４２１ＢＣＤ，５４２１ＢＣＤ，２４２１ＢＣＤ等；
无权码———即每位无固定的数值
如：余３ＢＣＤ码、格雷ＢＣＤ码等。
余３ＢＣＤ码和８４２１ＢＣＤ的关系是：８４２１ＢＣＤ加００１１等于余３ＢＣＤ码。
几种常用的ＢＣＤ代码：
—６—
需指出的是１６个状态只用了十个状态，余下的六个状态就是非法码，禁止出现。
８４２１ＢＣＤ码的非法码是：１０１０，１０１１，１１００，１１０１，１１１０，１１１１
５４２１ＢＣＤ码的非法码是：０１０１，０１１０，０１１１，１１０１，１１１０，１１１１
２４２１ＢＣＤ码的非法码是：０１０１，０１１０，０１１１，１０００，１００１，１０１０
余３ＢＣＤ码的非法码是：００００，０００１，００１０，１１０１，１１１０，１１１１
格雷ＢＣＤ码的非法码是：１００１，１０１０，１０１１，１１０１，１１１０，１１１１
求ＢＣＤ代码表示的十进制数
对于有权ＢＣＤ码，可以根据位权展开求得所代表的十进制数。
例如：
［０１１１］８４２１ＢＣＤ码 ＝０×８＋１×４＋１×２＋１×１＝（７）Ｄ
［１１０１］２４２１ＢＣＤ码 ＝１×２＋１×４＋０×２＋１×１＝（７）Ｄ
用ＢＣＤ代码表示十进制数
对于一个多位的十进制数，需要有与十进制位数相同的几组ＢＣＤ代码来表示。
例如：
例题：（３８．５）Ｄ的余３ＢＣＤ码是（　　）
Ａ．（０１１０１０１１．１０００）余３ＢＣＤ Ｂ．（００１１１０００．０１０１）余３ＢＣＤ
Ｃ．（００１１１０１１．１０００）余３ＢＣＤ Ｄ．（００１１１１１０．１０１１）余３ＢＣＤ
答案：Ａ
例题：（７６）Ｏ的８４２１ＢＣＤ码是（　　）
１．（０１１１０１１０）８４２１ＢＣＤ Ｂ．（０１１０００１０）８４２１ＢＣＤ
３．（１０１０１００１）８４２１ＢＣＤ Ｄ．（１１０１１１００）８４２１ＢＣＤ
—７—
康华光《电子技术基础·数字部分》考研考点精讲
本题最易出错：选中［Ａ］其错误的原因是ＢＣＤ是表示十进制数，是按逢十进一的进位关系进位，
（０１１１０１１０）８４２１ＢＣＤ是表示七十六，而（７６）Ｏ＝７×８
１＋６×８０＝６２，是六十二，所以正确选项为［Ｂ］。
（二）可靠性编码
代码在产生和传输的过程中，难免产生错误，为减少错误的产生，或者能检测出错误的发生，故广
泛采用了可靠性编码技术。
１．格雷码（Ｇｒａｙ）
前述的代码中相邻两组代码中存在多位变化而每位变化速度不同，将会产生错误的中间状态如
８４２１ＢＣＤ码，当０１１１→１０００时，假设高位先变，则过程如下：
０１１１→１１１１→１０１１→
         
１００１
错误的中间状态
→１０００
在某些控制系统中，绝对不允许出现此种现象，为此出现格雷码（又称循环码）。格雷码的特征
是，每相邻两组代码仅有一位发生变化－即相邻两组代码的码距为１。它属于无权码。
低四位将二位格雷码前加一位０，高位对折，
将高位的０变为１同理可得四位格雷码
同理可得四位格雷码
由于相邻两组代码仅有一位变化，
故不会产生错误的中间状态
２．奇偶校验码
信号代码传递过程中，由于干扰等原因产生错误
为此出现多种编码方式。最常用的是奇偶校验码。即在数据码的基础上增加一位校验位，使得
“１”的个数为奇数称奇效验码如为偶数个“１”称偶校验码。接受代码时检测“１”的个数，如与发射的
代码不符即为错码。
—８—
奇偶校验的８４２１ＢＣＤ码表
信息码 奇校位 偶校位
０ ００００ １ ０
１ ０００１ ０ １
２ ００１０ ０ １
３ ００１１ １ ０
４ ０１００ ０ １
５ ０１０１ １ ０
６ ０１１０ １ ０
７ ０１１１ ０ １
８ １０００ ０ １
９ １００１ １ ０
—９—
康华光《电子技术基础·数字部分》考研考点精讲
第２讲　基本逻辑运算
与常用复合逻辑（１）
考点：
１．三种基本逻辑运算功能
２．常用复合逻辑功能
功能包含：真值表、逻辑函数表达式、逻辑符号波形关系
二值逻辑变量与基本逻辑运算
逻辑运算：
逻辑问题都是二值性的。当０和１表示逻辑状态时，两个二进制数码按照某种特定的因果关系
进行的运算。逻辑运算使用的数学工具是逻辑代数。
逻辑代数与普通代数：
与普通代数不同之处是逻辑代数中的变量只有０和１两个可取值，它们分别用来表示完全两个
对立的逻辑状态。在逻辑代数中，有与、或、非三种基本的逻辑运算。
逻辑运算的描述方式：
逻辑代数表达式、真值表、逻辑图、卡诺图、波形图和硬件描述语言（ＨＤＬ）等。
一、三种基本逻辑运算
１．与运算
与逻辑：只有当决定某一事件的条件全部具备时，这一事件才会发生。这种因果关系称为与逻辑
关系
与逻辑符号：
与逻辑的波形图：
—０１—
２．或运算
在决定某一事件的各种条件中，有一个或几个条件具备时，这一事件就会发生。这种因果关系称
为或逻辑关系。
或逻辑符号：
与逻辑的波形图：
３．非运算
事件发生的条件具备时，事件不会发生；事件发生的条件不具备时，事件发生。这种因果关系称
为非逻辑关系。
非逻辑符号
非逻辑波形图
二、几种常用复合逻辑运算
１．与非运算
“与”逻辑和“非”逻辑的组合。先“与”再“非”。
２．或非运算
“或”逻辑和“非”逻辑的组合。先“或”再“非”。
３．“异或”“同或”逻辑
这是具有特殊功能的逻辑，它们的定义均是对二变量而言。
（１）“异或”“同或”逻辑
—１１—
康华光《电子技术基础·数字部分》考研考点精讲
输入二变量相异为“１”，相同为“０”，称为“异或”Ｆ１。
输入二变量相异为“０”，相同为“１”，称为“同或”Ｆ２。
真值表
Ａ Ｂ Ｆ１ Ｆ２
０ ０ ０ １
０ １ １ ０
１ ０ １ ０
１ １ ０ １
由真值表可得出下式：
Ｆ１＝Ａ
－
Ｂ＋ＡＢ
－
＝ＡＢ
Ｆ２＝Ａ
－
Ｂ
－
＋ＡＢ＝ＡｅＢ
可看出异或、同或互为反函数
ＡＢ＝Ａ　Ｂ
或ＡＢ＝Ａ　Ｂ
即Ａ
－
Ｂ＋ＡＢ
－
＝Ａ
－
Ｂ
－
＋ＡＢ
或Ａ
－
Ｂ
－
＋ＡＢ＝Ａ
－
Ｂ＋ＡＢ
－
异或逻辑符号
同或逻辑符号
（２）多变量的“异或”
由于不存在多变量的“异或”电路，故多变量的“异或”通过二变量“异或”实现。
波形关系：
—２１—
第３讲　基本逻辑运算
与常用复合逻辑（２）
“异或”电路的特殊功能
００＝０　０１＝１　１０＝１
１１＝１　０Ａ＝Ａ　１Ａ＝Ａ
－
故可十分方便得Ａ，Ａ
－
控制电路如下图所示：
奇偶检测电路
奇数个“１”相异或结果为“１”。
偶数个“１”相异或结果为“０”。
利用此特性，可十分方便组成“奇偶校验位”的产生电路，也可十分方便组成奇偶校８４２１ＢＣＤ“奇
校验位产生电路”和“校验码检测电路”如下图所示：
—３１—
康华光《电子技术基础·数字部分》考研考点精讲
三、逻辑函数的表示方法
常用的表示方法
１．逻辑真值表
２．逻辑函数式（逻辑式或函数式）
３．逻辑图
４．卡诺图（在后面介绍）
５．波形图（时序图）
１．逻辑真值表表示：逻辑抽象，列出真值表
将输入变量所有的取值下对应的输出值找出来列成表格，即可得到真值表。
例：三人表决电路：三人Ａ、Ｂ、Ｃ当中有两人或两人以上同意时，表决结果 Ｙ为通过，否则表决结
果Ｙ为没通过，决结果Ｙ的状态（通过与没通过）是三人Ａ，Ｂ，Ｃ状态（同意与不同意）的函数。
逻辑函数为：Ｙ＝Ｆ（Ａ，Ｂ，Ｃ）
输入变量为１表示同意，０表示不同意，输出（函数）Ｙ为１表示通过，０表示没通过。
Ａ Ｂ Ｃ Ｙ
０ ０ ０ ０
０ ０ １ ０
０ １ ０ ０
０ １ １ １
１ ０ ０ ０
１ ０ １ １
１ １ ０ １
１ １ １ １
三人表决真值表
２．各种方法间的互相转换
（１）从真值表写出逻辑函数式
一般方法：
①找出真值表中使逻辑函数为１的那些输入变量取值的组合。
②每组输入变量取值的组合对应一个乘积项，其中取值为１的写入原变量，取值为０的写入反
变量。
③将这些乘积项相加，即得输出的逻辑函数式。
—４１—
（２）从真值表写出逻辑函数式
一般方法：
将输入变量取值的所有组合状态逐一代入逻辑式，求出函数值，列成表。
例：将下图所示真值表转换为逻辑函数式。
Ａ Ｂ Ｃ Ｌ
０ ０ ０ ０
０ ０ １ ０
０ １ ０ ０
０ １ １ １ →ＡＢＣ
１ ０ ０ ０
１ ０ １ １ →ＡＢＣ
１ １ ０ １ →ＡＢＣ
１ １ １ １ →ＡＢＣ
→Ｌ＝Ａ
－
ＢＣ＋ＡＢ
－
Ｃ＋ＡＢＣ
－
＋ＡＢＣ
（３）根据逻辑表达式画出逻辑图
一般方法：将逻辑函数中各变量之间的与、或、非等逻辑关系，用图形符号表示出来，就可画出表
示函数关系的逻辑图。
Ｌ＝Ａ
－
Ｂ
－
＋ＡＢ
（４）从逻辑图写出逻辑表达式
一般方法：从输入端到输出端逐级写出每个图形符号对应的逻辑式，即可得到对应的逻辑式。
（５）根据真值表画波形图
一般方法：将真值表中的变量和函数的对应值分别用高、低电平表示
四、关于使用集成电路的有关问题
前面已讲过集成电路分为双极性型即ＴＴＬ电路和单极性 ＭＯＳ电路。一般以 ＴＴＬ电路为主讲述
有关问题。
—５１—
康华光《电子技术基础·数字部分》考研考点精讲
１．特性和参数
ＴＴＬ与非门传输特性如图所示
＜１＞．输出高电平ＵＯＨ输入低电平
ＵＯＬ称一般认为ＵＯ≤０．５Ｖ即为合格，标值为３Ｖ，最高可达到３．６Ｖ，输出低电平一般认为小于０．
５Ｖ为合格，标称值为０．３Ｖ。
＜２＞．开门电平ＵＯＮ和关门电平Ｖｏｆ
开门电平：
输出低电平时与非门处于开门状态，为保证输出低电平低于０．３５Ｖ，允许输入高电平的最小值称
为开门电ＵＯＮ；
关门电平：
输出为高电平时与非门处于关门状态，为保证输出高电平高于２．７Ｖ，允许输入低电平的最高值
称为关门电平Ｖｏｆ；
＜３＞．噪声容限ＵＮＬ和ＵＮＨ
此参数是用来说明门电路的抗干扰能力的。
输入低电平时，输出应为高电平，如果此时输入端在低电平基础上叠加一个正向干扰信号，如超
过Ｕｏｆ时，输出将低于所规定高电平值，产生逻辑错误。所允许的最大干扰信号幅度称为输入低电平
时的噪声容ＵＮＬ。
输入为高电平时，输出应为低电平，如果此时输入端在高电平基础上叠加一个负向干扰信号，如
低于ＵＯＮ时，输出将高于规定低电平值，产生逻辑错误。所允许最大干扰信号幅度称为输入高电平时
的噪声容限ＵＮＨ。
＜４＞．输入短路电流ＩＩＳ
当输入通过电阻接地，ＩＩＳ将在电阻上产生电压，影响该输入端的状态。
一般为了保证输出为高电平输入端电阻满足：
Ｒｉ≤０．７ＫΩ
为了保证输出低电平输入端电阻满足：
Ｒｉ≥２ＫΩ
场效应管无输入短路电流，通过电阻接地时，输入始终是低电平。
＜５＞．门电路的扇入系数ＮＩ和ＮＯ
—６１—
门电路允许输入端数为扇入系数ＮＩ，一般ＮＩ≥８门，为保证门电路输出正确逻辑电平时，不超过
功耗的前提下，其输出端允许带动同类门的输入端数称为扇出系数，一般 ＮＯ≥８。ＮＯ愈大，表明门的
负载能力愈强。
２．二种特殊门电路
＜１＞．输出开路门（ＯＣ门）
一般的ＴＴＬ电路输出不允许并联使用。如两门输出均为 ＵＯＨ，或均为 ＵＯＬ，电路不会出现问题。
当一个输出为高电平，另一个输出为低电平时，高电平将向低电平门产生一个很大电流，会烧坏器件，
即使器件没坏，输出电平也会不正常（不高也不低）将产生逻辑错误。因此出现集电极开路门。
输出开路门（ＯＣ门），就是门电路输出级集电极开路。因此使用时，输出端一定要外接电阻到直
流电源，该们才工作。否则该门不工作。
电路符号如右图
ＯＣ门使用时应注意两点：
①ＯＣ门使用时，输出端与电源间应接一个电阻，才能工作。
②ＯＣ门门并联使用时，完成逻辑与的功能通常称为“线与”功能。
＜２＞三态门（ＴＳ门或ＴＳＬ门）
由于计算机ＣＰＵ采用总线结构，外设均挂在总线上，ＣＰＵ每一时刻仅能与一个外设交换信息，此
时其它外设必须与总线脱钩，使之不影响总线的状态。否则将破坏系统的正常工作，这就要求连接到
总线的接口电路必须具有三态结构，除了０态和１态外，还增加一个高阻态。其功能和逻辑图如下所
示。三态门可以是任何门我们仅以与非门、或门为例。
—７１—
康华光《电子技术基础·数字部分》考研考点精讲
第４讲　逻辑代数与逻辑函数化简（１）
考点：
１．基本公式
２．函数的代数法化简
３．函数的卡诺图化简
一、基本公式
０－１律Ａ·０＝０　　Ａ＋１＝１
自等律Ａ·１＝Ａ　　Ａ＋０＝Ａ
等幂律Ａ·Ａ＝Ａ　　Ａ＋Ａ＝Ａ
互补律Ａ·Ａ
－
＝０　　Ａ＋Ａ
－
＝１
交换律Ａ·Ｂ＝Ｂ·Ａ　　Ａ＋Ｂ＝Ｂ＋Ａ
结合律Ａ·（Ｂ·Ｃ）＝（Ａ·Ｂ）·Ｃ　　Ａ＋（Ｂ＋Ｃ）＝（Ａ＋Ｂ）＋Ｃ
分配律Ａ（Ｂ＋Ｃ）＝ＡＢ＋ＡＣ　　Ａ＋ＢＣ＝（Ａ＋Ｂ）（Ａ＋Ｃ）
分配率Ａ（Ｂ＋Ｃ）＝ＡＢ＋ＡＣ　　Ａ＋ＢＣ＝（Ａ＋Ｂ）（Ａ＋Ｃ）
吸收率１（Ａ＋Ｂ）（Ａ＋Ｂ
－
）＝Ａ　　ＡＢ＋ＡＢ
－
＝Ａ
吸收率２Ａ（Ａ＋Ｂ）＝ＡＢ　　Ａ＋ＡＢ＝Ａ
吸收律３Ａ（Ａ
－
＋Ｂ）＝ＡＢ　　Ａ＋Ａ
－
Ｂ＝Ａ＋Ｂ
多余项定律（Ａ＋Ｂ）（Ａ
－
＋Ｃ）（Ｂ＋Ｃ）＝（Ａ＋Ｂ）（Ａ
－
＋Ｃ）　　ＡＢ＋Ａ
－
Ｃ＋ＢＣ＝ＡＢ＋Ａ
－
Ｃ
求反律ＡＢ＝Ａ
－
＋Ｂ　　Ａ＋Ｂ＝Ａ
－
·Ｂ
－
否否律Ａ
－
＝Ａ
以上可看出每个定律都是成对出现的，它们互为对偶式（关于对偶概念在基本法则将会介绍）．这
些定律可以直接代入“０”、“１”取值，也可用真值表加以验证。前６个比较直观，我们不证明了。其余
的我们证明对偶式中的一个即可。
—８１—
分配律前一种形式与代数一样，易理解，后一种分配关系是加对乘的分配，是普通代数中没有的，
故又称为特殊分配律，它的正确性可用真值表验证，如下所示
ＡＢＣ Ｂ·Ｃ Ａ＋ＢＣ （Ａ＋Ｂ） （Ａ＋Ｃ） （Ａ＋Ｂ）（Ａ＋Ｃ）
０００ ０ ０ ０ ０ ０
００１ ０ ０ ０ １ ０
０１０ ０ ０ １ ０ ０
０１１ １ １ １ １ １
１００ ０ １ １ １ １
１０１ ０ １ １ １ １
１１０ ０ １ １ １ １
１１１ １ １ １ １ １
吸收律１的证明，只证第二式
左式＝ＡＢ＋Ａ
－
Ｂ＝ＡＢ
－
( )＋Ｂ ＝Ａ因为Ｂ
－
( )＋Ｂ＝１
左式＝右式，证毕
吸收律２的证明，也只证第二式
( )Ａ＋ＡＢ＝Ａ１＋Ｂ ＝Ａ因为( )１＋Ｂ＝１　( )证毕
吸收律３的证明，也只证第二式
Ａ＋ＡＢ
＝ Ａ＋Ａ( )
－
( )Ａ＋Ｂ
＝Ａ＋Ｂ因为Ａ＋Ａ
－
( )＝１　( )证毕
吸收律在逻辑函数化简中十分有用，定律１、２可将两项合并为一项，并消去一个变量；定律３可
将某些项中的部分因子消去。特别是吸收定律１是卡诺图化简的基础。
多余项定律证明如下：
ＡＢ＋Ａ
－
Ｃ＋ＢＣ
＝ＡＢ＋Ａ
－
Ｃ＋ＢＣ（Ａ＋Ａ
－
）
＝ＡＢ＋Ａ
－
Ｃ＋ＡＢＣ＋Ａ
－
ＢＣ
＝ＡＢ（１＋Ｃ）＋Ａ
－
Ｃ（１＋Ｂ）
＝ＡＢ＋Ａ
－
Ｃ
多余项定律可推广为：
—９１—
康华光《电子技术基础·数字部分》考研考点精讲
ＡＢ＋Ａ
－
Ｃ＋ＢＣＥＦＧ
＝ＡＢ＋Ａ
－
Ｃ＋ＢＣ＋ＢＣＥＦＧ加多余项( )ＢＣ
＝ＡＢ＋Ａ
－
( )Ｃ＋ＢＣ１＋ＥＦＧ
＝ＡＢ＋Ａ
－
Ｃ
二、基本法则
逻辑代数中有三个基本法则，掌握了这些法则后，可将原有的公式加以扩展或推出一些新的
公式。
１．代入法则
由于逻辑变量及函数运算结果只能取值０或１，因此逻辑等式中的任何变量或相应部分用一个变
量代替，等式仍然成立。代入法则可扩大基本的应用范围。
２．对偶法则
对于任何一个逻辑表达式Ｆ，如果将其中的“＋”换成“·”，“·”换成“＋”，“１”换成“０”，“０”换
成“１”，并保持原先的逻辑优先级，变量不变，两变量以上的非号不动，则可得原函数Ｆ的对偶式Ｇ，且
Ｆ和Ｇ互为对偶式。根据对偶法则知原式Ｆ成立，则其对偶式也一定成立。这样，我
们只需记忆表３－１基本公式的一半即可，另一半按对偶法则可求出。注意，在求对偶式时，为保
持原式的逻辑优先关系，应正确使用括号，否则就要发生错误。
如：ＡＢ＋Ａ
－
Ｃ
其对偶式为（Ａ＋Ｂ）·（Ａ
－
＋Ｃ）
如不加括号，就变成Ａ＋ＢＡ
－
＋Ｃ
显然是错误的。
如何从原式求出对偶式其过程如下：
原式
０→１
１→０
＋→×
×→＋
运算顺序不变（加括号）
二变量（含二变量）以上非号不动


























变量不变
对偶式
—０２—
３．反演法则
由原函数求反函数，称为反演或求反。摩根定律是进行反演的重要工具。多次应用摩根定律，可
以求出一个函数的反函数。
反演法则的目的是能够较快的写出函数的反函数，将原式按下述过程即可求得其反函数
原式
０→１
１→０
＋→·
·→＋
运算顺序不变
二变量（含二变量）以上非号不动


























变量取反
反函数
三、基本公式的应用
１．等式的证明
例：用公式证明Ａ
－
Ｂ＋ＡＢ
－
＝Ａ
－
Ｂ
－
＋ＡＢ
解：Ａ
－
Ｂ＋ＡＢ
－
＝Ａ
－
Ｂ
－
＋ＡＢ
－
( )求反律
＝ Ａ＋Ｂ( )
－
Ａ
－
( )＋Ｂ　　( )求反律
＝ＡＡ
－
＋ＡＢ＋Ａ
－
Ｂ
－
＋Ｂ
－
Ｂ( )分配律
＝ＡＢ＋Ａ
－
Ｂ
－
　　( )互补律
例：证明Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
＋ＡＢＣ＝ＡＢＣ
证：等式左端＝Ａ
－
Ｂ
－
Ｃ＋ＢＣ( )
－
＋Ａ Ｂ
－
Ｃ
－
( )＋ＢＣ ( )分配律
＝Ａ
－
Ｂ( )Ｃ ＋ＡＢ( )Ｃ ( )异或关系
令ＢＣ＝Ｐ，则上式＝Ａ
－
Ｐ＋ＡＰ
－
　( )代入法则
＝ＡＰ( )异或关系
＝ＡＢＣ( )证毕
２．逻辑函数不同形式的转换
逻辑函数的形式是多种多样的，一个逻辑问题可以用多种形式的逻辑函数来表示，每一种函数对
应一种逻辑电路。逻辑函数的表达形式通常可分为五种：
与或表达式
—１２—
康华光《电子技术基础·数字部分》考研考点精讲
与非－与非表达式
与或非表达式
或与表达式
或非－或非表达式
例：将函数与或表达式Ｆ＝ＡＢ＋Ａ
－
Ｃ转换为其他形式
解：( )１与非与非式。
将与或式两次取反，利用摩根定律可得：Ｆ＝ＡＢ＋Ａ
－
Ｃ＝ＡＢ·Ａ
－
Ｃ
( )２与或非式：首先求出反函数Ｆ
－
＝ＡＢ＋Ａ
－
Ｃ＝ＡＢ
－
＋Ａ
－
Ｃ
－
然后再取反一次即得与或非表达式：Ｆ＝ＡＢ
－
＋Ａ
－
Ｃ
－
( )３或与式
将与或非式用摩根定律展开，即得或与
表达式如下：Ｆ＝ＡＢ
－
＋Ａ
－
Ｃ
－
＝ＡＢ
－
Ａ
－
Ｃ
－
＝ Ａ
－
( ) ( )＋Ｂ Ａ＋Ｃ
( )４或非或非式
将或与表达式两次取反，用摩根定律展开
一次得或非或非表达式：Ｆ＝ Ａ
－
( ) ( )＋Ｂ Ａ＋Ｃ ＝Ａ
－
＋Ｂ＋Ａ＋Ｃ
四、逻辑函数的代数法化简
１．逻辑函数与逻辑图
Ｆ＝ＡＢ＋Ａ
－
Ｂ
－
２．逻辑函数化简的原则
逻辑函数化简，并没有一个严格的原则，通常遵循以下
几条原则：
（１）逻辑电路所用的门最少———函数项要少
（２）各个门的输入端要少———每一项的变量数少
—２２—
（３）逻辑电路所用的级数要少———速度快
（４）逻辑电路能可靠地工作
我们主要遵循（１），（２）条
＜１＞与或逻辑函数的化简
①应用吸收定律１ＡＢ＋ＡＢ
－
( )＝Ａ
任何两个相同变量的逻辑项，只有一个变量取值不同（一项以原变量形式出现，另一项以反变量
形式出现），我们称为逻辑相邻项（简称相邻项）。如ＡＢ与ＡＢ
－
，ＡＢＣ与ＡＢＣ都是相邻关系。如果函数
存在相邻项，可利用吸收定律１，将它们合并为一项，同时消去一个变量。
例：Ｆ＝ＡＢ
－
Ｃ
－
＋ＡＢ
－
Ｃ＋ＡＢＣ
－
＋ＡＢＣ
解：利用吸收律１
ＡＢ
－
Ｃ
－
＋ＡＢ
－
Ｃ＝ＡＢ
－
ＡＢＣ
－
＋ＡＢＣ＝ＡＢ
Ｆ＝ＡＢ
－
＋ＡＢ＝Ａ吸收律( )１
例：Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
Ｄ
－
＋Ａ
－
Ｂ
－
Ｃ
－
Ｄ＋Ａ
－
Ｂ
－
Ｃ
－
Ｄ
－
＋Ａ
－
Ｂ
－
ＣＤ＋Ａ
－
ＢＣ
－
Ｄ＋ＡＢ
－
Ｃ
－
Ｄ
其中Ａ
－
Ｂ
－
Ｃ
－
Ｄ与其余四项均是相邻关系，可以重复使用。
解：Ａ
－
Ｂ
－
Ｃ
－
Ｄ＋ＡＢ
－
Ｃ
－
Ｄ＝Ｂ
－
Ｃ
－
Ｄ
Ａ
－
Ｂ
－
Ｃ
－
Ｄ＋Ａ
－
ＢＣ
－
Ｄ＝Ａ
－
Ｃ
－
Ｄ
Ａ
－
Ｂ
－
Ｃ
－
Ｄ＋Ａ
－
Ｂ
－
ＣＤ＝Ａ
－
Ｂ
－
Ｄ
Ａ
－
Ｂ
－
Ｃ
－
Ｄ
－
＋Ａ
－
Ｂ
－
Ｃ
－
Ｄ＝Ａ
－
Ｂ
－
Ｃ
－
所以Ｆ＝Ｂ
－
Ｃ
－
Ｄ＋Ａ
－
Ｃ
－
Ｄ＋Ａ
－
Ｂ
－
Ｄ＋Ａ
－
Ｂ
－
Ｃ
－
②应用吸收定律２，吸收定律３
Ａ＋ＡＢ＝ＡＡ＋Ａ
－
( )Ｂ＝Ａ＋Ｂ
利用它们，可以消去逻辑函数式中某些多余项和多余因子。若式中存在某单因子项，则包含该因
子的其它项为多余项，可消去。如其它项包含该因子的“反”形式，则该项中的“反”因子为多余变量，
可消去。
例：Ｆ＝ＡＢ
－
＋Ａ
－
Ｂ＋ＡＢＣＤ＋Ａ
－
ＢＣＤ
解：原式＝ＡＢ
－
＋Ａ
－
Ｂ＋ ＡＢ＋Ａ
－
Ｂ( )
－
ＣＤ＝ＡＢ
－
＋Ａ
－
Ｂ＋ＡＢ
－
＋Ａ
－
ＢＣＤ
令ＡＢ
－
＋Ａ
－
Ｂ＝Ｇ，则
—３２—
康华光《电子技术基础·数字部分》考研考点精讲
Ｆ＝Ｇ＋Ｇ
－
ＣＤ＝Ｇ＋ＣＤ＝ＡＢ
－
＋Ａ
－
Ｂ＋ＣＤ
③应用多余项定律 ＡＢ＋Ａ
－
Ｃ＋ＢＣ＝ＡＢ＋Ａ
－
( )Ｃ
例：Ｆ＝ＡＢ＋Ａ
－
ＣＤ＋ＢＣＤＥ
解：原式＝ＡＢ＋ＡＣＤ
例：Ｆ＝ＡＢＣ
－
＋ Ａ
－
( )＋ＣＤ＋ＢＤ
解：原式＝ＡＢＣ
－
＋ＡＣ
－
Ｄ＋ＢＤ＝ＡＢＣ＋ＡＣ
－
Ｄ
④拆项法
例：化简Ｆ＝ＡＢ
－
＋ＢＣ
－
＋Ｂ
－
Ｃ＋Ａ
－
Ｂ
解：直接用公式已无法再化简时，可采用拆项法。拆项法就是用ｘ＋ｘ
－
去乘某一项，将一项拆成两
项，再利用公式与别的项合并达到化简的目的。此例就是用 Ａ＋Ａ
－
和 Ｃ＋Ｃ
－
分别去乘第三项和第四
项，然后再进行化简。化简过程如下：
原式＝ＡＢ
－
＋ＢＣ
－
＋Ｂ
－
ＣＡ＋Ａ( )
－
＋Ａ
－
ＢＣ＋Ｃ( )
－
＝ＡＢ
－
＋ＢＣ
－
＋ＡＢ
－
Ｃ＋Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ＋Ａ
－
ＢＣ
－
＝ＡＢ
－
＋Ａ
－
Ｃ＋ＢＣ
－
⑤添项法
在函数中加入零项因子ｘ·ｘ
－
或ｘ·ｘ
－
ｆＡＢ( )… ，利用加进的新项，进一步化简函数。
例：化简Ｆ＝ＡＢＣ
－
＋ＡＢＣ·ＡＢ
解：原式＝ＡＢＡＢ＋ＡＢＣ
－
＋ＡＢＣ·ＡＢ
( )＝ＡＢＡＢ＋Ｃ ＋ＡＢＣ·ＡＢ
＝ＡＢＡＢＣ＋ＡＢＣ·ＡＢ
＝ＡＢＣ
⑥综合例子
例：化简Ｆ＝ＡＤ＋ＡＤ
－
＋ＡＢ＋Ａ
－
Ｃ＋ＢＤ＋ＡＣＥＧ＋Ｂ
－
ＥＧ＋ＤＥＧＨ
解：原式＝Ａ＋ＡＢ＋Ａ
－
Ｃ＋ＢＤ＋ＡＣＥＧ＋Ｂ
－
ＥＧ＋ＤＥＧＨ
ＡＢ＋ＡＢ
－
( )＝Ａ
＝Ａ＋Ａ
－
Ｃ＋ＢＤＢ
－
( )ＥＧ＋ＤＥＧＨ Ａ＋ＡＢ＝Ａ
＝Ａ＋Ｃ＋ＢＤ＋Ｂ
－
ＥＧ＋ＤＥＧＨ Ａ＋Ａ
－
( )Ｂ＝Ａ＋Ｂ
—４２—
＝Ａ＋Ｃ＋ＢＤ＋Ｂ
－
ＥＧ( )多余项定律
例：Ｆ＝ＡＢ
－
＋ＢＣ
－
＋Ｂ
－
Ｃ＋Ａ
－
Ｂ此题按照常规的方法用公式无法再化简，经过一定的处理可再化简：
解：Ｆ＝ＡＢ
－
＋ＢＣ
－
＋Ｂ
－
ＣＡ＋Ａ( )
－
＋Ａ
－
ＢＣ＋Ｃ( )
－
互补律Ａ
－
( )＋Ａ＝１
＝ＡＢ
－
＋ＢＣ
－
＋ＡＢ
－
Ｃ＋ＡＢＣ＋Ａ
－
ＢＣ
－
＋ＡＢＣ( )分配律
ＡＢ
－
＋ＡＢ
－
Ｃ＝ＡＢ
－
＝ＡＢ
－
＋ＢＣ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋Ａ
－
ＢＣ
ＢＣ
－
＋Ａ
－
ＢＣ
－
＝ＢＣ( )
－
＝ＡＢ
－
＋ＢＣ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
＝ＡＢ
－
＋ＢＣ
－
＋Ａ
－
ＣＡ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ＝Ａ
－
( )Ｃ
例：Ｆ＝Ａ
－
Ｃ＋Ｂ
－
Ｃ＋ＡＢ
解法（１）：加多余项
Ｆ＝Ａ
－
Ｃ＋Ｂ
－
Ｃ＋ＡＢ＋ＡＣＢ
－
Ｃ，ＡＢ多余项为( )ＡＣ
＝Ｃ＋Ｂ
－
Ｃ＋ＡＢＡＣ＋Ａ
－
Ｃ＝Ｃ吸收律( )１
＝Ｃ＋ＡＢ吸收律( )２
解法（２）：Ｆ＝ Ａ
－
＋Ｂ( )
－
Ｃ＋ＡＢ( )分配律
＝ＡＢＣ＋ＡＢ( )求反律
＝Ｃ＋ＡＢ
通过以上各例可看出代数法化简在使用中存在如下问题：
１．逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握。
———需记大量的公式
２．代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性。 ———无统一模式
３．用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判
断有一定困难。 ———需要一定的技巧
４．难于判断结果是否最简。为此出现一种既简便又直观的化简方法—图形法化简，即卡诺图化
简法。
—５２—
康华光《电子技术基础·数字部分》考研考点精讲
第５讲　逻辑代数与逻辑函数化简（２）
五、卡诺图化简
卡诺图化简的依据是吸收律１，ＡＢ＋ＡＢ
－
( )＝Ａ即二项逻辑相邻项可合并为一项，保留共有的变
量，消去表现形式不同的变量ｘ·ｘ
－
。所谓逻辑相邻项，即含有相
同变量，其中只有一个变量表现形式不同的逻辑项。因此，如已知一个逻辑函数的相邻关系，可
以反复应用其吸收定律１即可。
Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
＋Ａ
－
Ｂ
－{ Ｃ
Ａ
－
Ｂ
－
＋Ａ
－
ＢＣ
－
＋Ａ{ －
Ａ
－
Ｂ
{ＢＣ＋ＡＢＣ
ＢＣ
＝Ａ
－
Ｂ
－
＋Ａ
－{ Ｂ
Ａ
－
＋ＢＣ＝Ａ
－
＋ＢＣ
但是有的逻辑函数相邻关系不直观，如：
Ｆ＝Ａ
－
Ｂ
－
ＣＤ＋ＡＢＣ＋Ｂ
－
Ｃ
－
＋ＢＣＤ
各项变量不相同，找不出相邻关系。为了寻找逻辑相邻关系，提出逻辑函数的标准式。
１．逻辑函数的标准式———最小项标准式
最小项标准式是以“与或”形式出现的标准式。
最小项———含有逻辑函数的全部变量的与项。每个变量只能以原反变量出现一次。且在一个与
项中，对应一种输入组合使Ｆ＝１。全由最小项相或组成的逻辑函数称为最小项标准式。
为表示方便，将最小项进行编号ｍｉ其下标与二进制数一致。以三变量为例
ＡＢＣ 最小项函数项 编号
０００ Ａ
－
Ｂ
－
Ｃ
－ ｍ０
００１ Ａ
－
Ｂ
－
Ｃ ｍ１
０１０ Ａ
－
ＢＣ
－ ｍ２
０１１ Ａ
－
ＢＣ ｍ３
１００ ＡＢ
－
Ｃ
－ ｍ４
１０１ ＡＢ
－
Ｃ ｍ５
１１０ ＡＢＣ
－ ｍ６
ＡＢＣ 最小项函数项 编号
１１１ ＡＢＣ ｍ７
—６２—
这样函数表达式：
Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋Ａ
－
ＢＣ＋ＡＢＣ
就可以写成：
Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋Ａ
－
ＢＣ＋ＡＢＣ
＝ｍ０＋ｍ１＋ｍ２＋ｍ３＋ｍ７
＝Σ０，１，２，３，( )７
一个变量Ａ有二个最小项：
２( )１ Ａ，Ａ
－
二个变量ＡＢ有四个最小项：
２( )２ Ａ
－
Ｂ
－
，Ａ
－
Ｂ，ＡＢ
－
，ＡＢ
三个变量ＡＢＣ有八个最小项：
２( )３ Ａ
－
Ｂ
－
Ｃ
－
，Ａ
－
Ｂ
－
Ｃ，Ａ
－
ＢＣ
－
，Ａ
－
ＢＣ，ＡＢ
－
Ｃ
－
，ＡＢ
－
Ｃ，ＡＢＣ
－
，
ＡＢＣ
以此类推，四个变量ＡＢＣＤ共有２４＝１６个最小项，ｎ变量共有２ｎ个最小项
最小项标准式：全是由最小项组成的“与或”式，便是最小项标准式（不一定由全部最小项组成）。
例如：
( )ＦＡＢＣ ＝Ａ
－
Ｂ
－
Ｃ
－
＋ＢＣ＋ＡＣ
－
＝Ａ
－
Ｂ
－
Ｃ
－
＋ＡＢＣ＋Ａ
－
ＢＣ＋ＡＣ
－
２．如何由一般式获得最小标准式
（１）代数法。对逻辑函数的一般式采用添项法，例如：
Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
＋ＢＣ＋ＡＣ
－
由上式可看出，第二项缺少变量Ａ，第三项缺少变量Ｂ，我们可以分别用 Ａ＋Ａ( )
－
和 Ｂ＋Ｂ( )
－
乘第二
项和第三项，其逻辑功能不变。
Ｆ＝Ａ
－
Ｂ
－
Ｃ
－
＋ＢＣＡ＋Ａ( )
－
＋ＡＣ
－
Ｂ＋Ｂ( )
－
＝Ａ
－
Ｂ
－
Ｃ
－
＋ＡＢＣ＋Ａ
－
ＢＣ＋ＡＢＣ
－
＋ＡＢ
－
Ｃ
－
＝ｍ０＋ｍ３＋ｍ４＋ｍ６＋ｍ７
＝∑ ０，３，４，６，( )７
这是三变量一般表达式采用缺哪个变量就补那个变量
（２）真值表法。将原逻辑函数Ａ、Ｂ、Ｃ取不同值组合起来，得其真值表，而该逻辑函数是将 Ｆ＝１
—７２—
康华光《电子技术基础·数字部分》考研考点精讲
那些输入变量相或而成的
３．最小项的性质
( )１对任何变量的函数式来讲，全部最小项之和为１，即：
∑
２ｎ－１
ｉ＝０
ｍｉ＝１
( )２两个不同最小项之积为０，即：
ｍｉ·ｍｊ＝０　　 ｉ≠( )ｊ
( )３ｎ变量有２ｎ项最小项，且对每一最小项而言，有ｎ个最小与之相邻。
有了最小项标准式，但要较快找出其全部相邻关系，并确定相邻项如何合并，使之结果最简，仍然
十分困难。
为此用图形将最小项巧妙地排列，使逻辑相邻与几何位置相邻一一对应，这样逻辑相邻关系就一
目了然。
４．卡诺图的结构
卡诺图的结构特点是需保证逻辑函数的逻辑相邻关系，即图上的几何相邻关系。卡诺图上每一
个小方格代表一个最小项。为保证上述相邻关系，每相邻方格的变量组合之间只允许一个变量取值
不同。为此，卡诺图的变量标注均采用循环码。
一变量卡诺图：
有２１＝２个最小项，因此有两个方格。外标的０表示取Ａ的反变量，１表示取 Ａ的原变量。其图
如下图所示。
二变量卡诺图：有２２＝４个最小项，因此有四个方格。外标的０、１含义与前一样。
其图如下图所示。
三变量卡诺图：有２３＝８个最小项，其卡诺图如下图所示。
—８２—
四变量卡诺图：有２４＝１６个最小项，其卡诺图如图所示。
五变量卡诺图：有２５＝３２个最小项，其卡诺图如下图所示。
需要指出的是，一个平面只能完整反映二变量的相邻关系。多于二变量的逻辑相邻关系，除了几
何位置相邻外，还应加上对折重叠相邻。如四变量，ｍ５从几何位置上其相邻项有
ｍ１、ｍ４、ｍ７和ｍ１３；而ｍ８从几何位置上只有ｍ１２，ｍ９与之相邻，另二个相邻项通过对折重叠项找出，
以ａａ线对折重叠项是ｍ０；以ｂｂ线对折重叠项是ｍ１０。故ｍ８的逻辑相邻项为ｍ０、ｍ９、ｍ１０、ｍ１２。
５．逻辑函数的卡诺图表示法
逻辑函数的真值表与卡诺图有一一对应的关系，卡诺图中的每一方格对应真值表中的一项。给
出函数的最小项标准式。在卡诺图中，对号入座。
若将逻辑函数式化成最小项表达式，则可在相应变量的卡诺
图中，表示出这函数。如Ｆ＝ＡＢＣ＋ＡＢＣ
－
＋ＡＢ
－
Ｃ＋Ａ
－
Ｂ
－
Ｃ＝ｍ７＋ｍ６＋ｍ５＋ｍ１，在卡诺图相应的方格
中填上１，其余填０，上述函数可用卡诺图表示成下图。如逻辑函数式是一般式，则应首先展开成最小
项标准式。实际中，一般函数式可直接用卡诺图表示。
例：将Ｆ＝ＢＣ
－
＋Ｃ
－
Ｄ＋Ｂ
－
ＣＤ＋Ａ
－
Ｃ
－
Ｄ＋ＡＢＣＤ用卡诺图表示
解　我们逐项用卡诺图表示，然后再合起来即可。
在Ｂ＝１，Ｃ＝０对应的方格（不管Ａ，Ｄ取值），
—９２—
康华光《电子技术基础·数字部分》考研考点精讲
得ｍ４、ｍ５、ｍ１２、ｍ１３，在对应位置填１；
在Ｃ＝１，Ｄ＝０所对应的方格中填１，
即ｍ２、ｍ６、ｍ１０、ｍ１４；
在Ｂ＝０，Ｃ＝Ｄ＝１对应方格中填１，即ｍ３、ｍ１１；
在Ａ＝Ｃ＝０，Ｄ＝１对应方格中填１，即ｍ１、ｍ５；
ＡＢＣＤ：即ｍ１５。
逻辑函数直接用卡诺图表示
６．最小项合并规律
（１）两相邻项可合并为一项，消去一个取值不同的变量，保留相同变量；
（２）四相邻项可合并为一项，消去两个取值不同的变量，保留相同变量，标注为１→原变量，０→反
变量；
（３）八相邻项可合并为一项，消去三个取值不同的变量，保留相同变量，标注与变量关系同上。
按上规律，不难得１６个相邻项合并的规律。这里需要指出的是：合并的规律是２ｎ个最小项的相
邻项可合并，不满足２ｎ关系的最小项不可合并。如２、４、８、１６个相邻项可合并，其它的均不能合并，而
且相邻关系应是封闭的，如ｍ０、ｍ１、ｍ３、ｍ２四个最小项，ｍ０与ｍ１，ｍ１与 ｍ３，ｍ３与 ｍ２均相邻，且 ｍ２和 ｍ０
还相邻。这样的２ｎ个相邻的最小项可合并。而ｍ０、ｍ１、ｍ３、ｍ７，由于ｍ０与ｍ７不相邻，因而这四个最小
项不可合并为一项。
（１）二个相邻项可合并为一项，消去一个取值不同的变量，保留相同变量。如图所示
（２）四个相邻项可合并为一项，消去二个取值不同的变量，保留相同的变量，如图所示。
—０３—
（３）八个相邻项可合并为一项，消去三个取值不同的变量，保留相同的变量，如图所示。
７．用卡诺图化简“与或式”
步骤如下：
１）将函数用卡诺图表示。
２）用最少的卡诺圈圈全部“１”方格，每一个卡诺圈对应一个与项，卡诺圈最少即与项最少，逻辑电
路最简。
３）在最少的卡诺圈的前提下，尽可能圈大圈。变量数最少。
４）不要圈多余圈。（其图“１”方格均被别的卡诺圈圈过。）
５）将上述全部卡诺圈结果相“或”，即得化简后的新函数。
６）由逻辑门组成逻辑电路
例：化简Ｆ＝Ｂ
－
ＣＤ＋ＢＣ
－
＋Ａ
－
Ｃ
－
Ｄ＋ＡＢ
－
Ｃ
解　第一步：用卡诺图表示该逻辑函数。
Ｂ
－
ＣＤ对应ｍ３、ｍ１１
ＢＣ
－
对应ｍ４、ｍ５、ｍ１２、ｍ１３
Ａ
－
Ｃ
－
Ｄ对应ｍ１、ｍ５
Ａ
－
Ｃ
－
Ｄ对应ｍ１０、ｍ１１
—１３—
康华光《电子技术基础·数字部分》考研考点精讲
第二步：画卡诺圈圈住全部“１”方格。具体化简过程见下图。为便于检查，每个卡诺圈化简结果
应标在卡诺图上。
第三步：组成新函数。
每一个卡诺圈对应一个与项，然后再将各与项“或”起
来得新函数。故化简结果为Ｆ＝ＢＣ
－
＋ＡＢ
－
Ｃ＋Ａ
－
Ｂ
－
Ｄ
第四步：画出逻辑电路。
８．无关项及无关项的应用
逻辑问题分完全描述和非完全描述两种，对应于变量的每一组取值，函数都有定义，即在每一组
变量取值下，函数Ｆ都有确定的值，不是“１”就是“０”，如下页表ａ所示。逻辑函数与每个最小项均有
关，这类问题称为完全描述问题。
在实际的逻辑问题中，变量的某些取值组合不允许出现，或者是变量之间具有一定的制约关系。
我们将这类问题称为非完全描述，如下页表ｂ所示。该函数只与部分最小项有关，而与另一些最小项
无关，我们用×或者用φ表示。
表ａ完全描述
—２３—
Ａ Ｂ Ｃ Ｄ
０ ０ ０ ０
０ ０ １ ０
０ １ ０ ０
０ １ １ １
１ ０ ０ ０
１ ０ １ ０
１ １ ０ １
１ １ １ ０
表ｂ完全描述
Ａ Ｂ Ｃ Ｆ
０ ０ ０ ０
０ ０ １ １
０ １ ０ ０
０ １ １ Ｘ
１ ０ ０ １
１ ０ １ Ｘ
１ １ ０ Ｘ
１ １ １ Ｘ
无关项又称禁止项、约束项、任意项
不允许出现的某些变量组合的逻辑项如８４２１ＢＣＤ，１０１０．１０１１．１１００．１１０１．１１１０１１１１不允许出现
其对应的逻辑项
ＡＢ
－
ＣＤ
－
＝ｍ１０
ＡＢＣ
－
Ｄ＝ｍ１１
Ａ
－
ＢＣ
－
Ｄ＝ｍ１２
ＡＢＣ
－
Ｄ＝ｍ１３
ＡＢＣＤ
－
＝ｍ１４
ＡＢＣＤ＝ｍ１５
就为８４２１码的无关项
其表示方法在真值表和卡诺图上用“ｘ”或“φ”表示。函数表达式用∑ｄ（　）表示
对于含有无关项逻辑函数可表示为
—３３—
康华光《电子技术基础·数字部分》考研考点精讲
Ｆ＝∑ １，( )４ ＋∑ｄ ３，５，６，( )７
也可表示为
Ｆ＝Ａ
－
Ｂ
－
Ｃ＋ＡＢ
－
Ｃ
－
约束条件为{ ＡＢ＋ＡＣ＋ＢＣ＝０
即不允许ＡＢ或ＡＣ或ＢＣ同为１。
９．其它逻辑形式的化简
前已提到逻辑函数的形式常用五种形式
１）与或
２）与非－与非
３）与或非
４）或与
５）或非－或非
如何从卡诺图上化简成其它形式请看下面例题把下面例题中的函数化简成最简的与或、与非 －
与非式、与或非式、或与式、或非－或非式
例：【北京科技大学２０１２年硕士学位研究生入学考试试题】
将该逻辑函数化为最简与或式：Ｆ＝（Ａ
－
＋Ｂ）（Ａ
－
＋Ｂ
－
＋Ｃ
－
）（Ｂ＋Ｃ
－
＋Ｄ）（Ａ＋Ｂ
－
＋Ｃ＋Ｄ
－
）
解：先用反演法则求出反函数
Ｆ
－
＝ＡＢ
－
＋ＡＢＣ＋Ｂ
－
ＣＤ
－
＋Ａ
－
ＢＣ
－
Ｄ
将反函数填入Ｋ图。对应方格填０。
其余方格填１。在Ｋ图上圈１方格。
即得最简与或式
—４３—
第６讲　组合逻辑电路分析
组合逻辑电路是本门课主要内容之一，也是主要考点之一。包含
１．组合逻辑电路的分析
２．组合逻辑电路的设计
３．常用组合逻辑集成电路
集成译码器
集成数据选择器
运算器及数据比较器
４．组合逻辑电路中的竞争和冒险
考点：
１．给出电路，分析其功能；
２．给定要求，设计电路；
３．集成译码器功能及其应用；
４．集成数据选择器功能及其应用；
５．运算器功能
６．组合电路的竞争与冒险
组合逻辑电路工作特点：在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原
来的状态无关。
结构特征：
１．输出、输入之间没有反馈延迟通路，
２．不含记忆单元
一、组合逻辑电路分析
根据已知逻辑电路，经分析确定电路的的逻辑功能。
二、组合逻辑电路的分析步骤：
１．由逻辑图写出各输出端的逻辑表达式；
—５３—
康华光《电子技术基础·数字部分》考研考点精讲
２．化简和变换逻辑表达式；
３．列出真值表；
４．根据真值表或逻辑表达式，经分析最后确定其功能
例１：已知逻辑电路如图所示分析其功能
第一步写方程
Ｐ＝ＡＢ　　Ｎ＝ＡＣ
Ｑ＝ＢＣ　　Ｆ＝ＰＮＱ
所以Ｆ＝ＡＢＡＣＢＣ＝ＡＢ＋ＡＣ＋ＢＣ
第二步列出真值表
列真值表的依据是方程：Ｆ＝ＡＢ＋ＡＣ＋ＢＣ
第三步功能描述该电路是三变量多数表决器
ＡＢＣ ＡＢ ＡＣ ＢＣ Ｆ
０００ ０ ０ ０ ０
００１ ０ ０ ０ ０
０１０ ０ ０ ０ ０
０１１ ０ ０ １ １
１００ ０ ０ ０ ０
１０１ ０ １ ０ １
１１０ １ ０ ０ １
１１１ １ １ １ １
例２：分析下图所示电路的逻辑功能
—６３—
１．写出方程
Ｐ＝ＡＢ
Ｑ＝Ａ
－
＋Ｃ
Ｓ＝ＡＢＡ
－
＋Ｃ
Ｒ＝ＢＡ
°
Ｃ
－
Ｆ＝Ｓ＋Ｒ
＝ＡＢＡ
－
＋Ｃ＋ ＢＣ( )
－
＝ＡＢＡ
－
＋Ｃ·ＢＣ
－
＝ ＡＢ＋Ａ
－
( )＋Ｃ Ｂ
－
Ｃ
－
( )＋ＢＣ
＝ ＡＢ＋Ａ
－
( )＋Ｃ Ｂ
－
Ｃ＋ＢＣ( )
－
＝ＡＢＣ
－
＋Ａ
－
ＢＣ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ｂ
－
Ｃ
Ｆ＝ＡＢＣ
－
＋Ａ
－
ＢＣ
－
＋Ａ
－
Ｂ
－
Ｃ＋Ｂ
－
Ｃ
２．列出真值表
ＡＢＣ ＡＢＣ
－
Ａ
－
Ｂ
－
Ｃ Ａ
－
ＢＣ
－
Ｂ
－
Ｃ Ｆ
０００ ０ ０ ０ ０ ０
００１ ０ １ ０ １ １
０１０ ０ ０ １ ０ １
０１１ ０ ０ ０ ０ ０
１００ ０ ０ ０ ０ ０
１０１ ０ ０ ０ １ １
１１０ １ ０ ０ ０ １
１１１ ０ ０ ０ ０ ０
３．功能描述
经过卡诺图化简如图
（ａ）所示
—７３—
康华光《电子技术基础·数字部分》考研考点精讲
４．检验电路设计
该电路为二变量的异或电路，故原电路可用一异或门代替，如图（ｂ）所示：
例３：分析下图所示电路的逻辑功能
Ｆ１ ＝ＡＢＣ＝ Ａ
－
Ｂ＋ＡＢ( )
－
Ｃ
＝Ａ
－
Ｂ＋ＡＢ
－
Ｃ＋ Ａ
－
Ｂ＋ＡＢ( )
－
Ｃ
－
＝Ａ
－
Ｂ
－
Ｃ＋ＡＢＣ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
Ｆ２ ＝ Ａ
－
Ｂ＋ＡＢ( )
－
Ｃ·ＡＢ
＝ Ａ
－
Ｂ＋ＡＢ( )
－
Ｃ＋ＡＢ
＝Ａ
－
ＢＣ＋ＡＢ
－
Ｃ＋ＡＢ
Ｐ＝ＡＢ＝Ａ
－
Ｂ＋ＡＢ
－
Ｑ＝ＰＣ＝（Ａ
－
Ｂ＋ＡＢ
－
）Ｃ
Ｒ＝ＡＢ
列出真表
ＡＢＣ Ｆ２ Ｆ１
０００ ０ ０
００１ ０ １
０１０ ０ １
０１１ １ ０
１００ ０ １
１０１ １ ０
１１０ １ ０
１１１ １ １
—８３—
Ｆ１＝Ａ
－
Ｂ
－
Ｃ＋ＡＢＣ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
Ｆ２＝Ａ
－
ＢＣ＋ＡＢＣ＋ＡＢ
－
Ｃ＋ＡＢ
功能描述
如分别看Ｆ１和Ｆ２：Ｆ１为奇检测电路。
Ｆ２为三变量多数表决器。
但是应将视为一个整体考虑此电路为一位二进制全加器。所谓全加器就是考虑低位进位的
加法。
ＡＢＣ Ｆ２ Ｆ１
０００ ０ ０
００１ ０ １
０１０ ０ １
０１１ １ ０
１００ ０ １
１０１ １ ０
１１０ １ ０
１１１ １ １
功能描述
Ａ为被加数
Ｂ为加数
Ｃ为低位的进位
Ｆ１为和数
Ｆ２为向高位进位
例５：已知逻辑电路如图所示分析其功能
分析：当ｓ３ｓ２ｓ１ｓ０作为控制信号时，
列表说明Ｆ与ＡＢ的函数关系
写出函数式
—９３—
康华光《电子技术基础·数字部分》考研考点精讲
Ｆ＝Ｓ３ＡＢ＋Ｓ２ＡＢ
－
Ｓ１Ｂ
－
＋Ｓ０Ｂ＋Ａ
将具体的Ｓ值代入，求得Ｆ。举例说明
Ｓ３Ｓ２Ｓ１Ｓ０＝００００
Ｆ＝Ｓ３ＡＢ＋Ｓ２ＡＢ
－
Ｓ１Ｂ
－
＋Ｓ０Ｂ＋Ａ＝１Ａ
－
＝Ａ
Ｓ３Ｓ２Ｓ１Ｓ０＝１１１０
Ｆ＝Ｓ３ＡＢ＋Ｓ２ＡＢ
－
Ｓ１Ｂ
－
＋Ｓ０Ｂ＋Ａ
＝ＡＢ＋ＡＢ
－
Ｂ
－
＋Ａ＝Ａ
－
Ｂ
－
＋Ａ＝Ａ
－
Ａ
－
Ｂ
＝ＡＡ
－
Ｂ＋Ａ
－
Ａ
－
Ｂ＝Ａ
－
（Ａ＋Ｂ
－
）＝Ａ
－
Ｂ
－
＝Ａ＋Ｂ
西安电子科技大学考研真题
分析如图所示电路，图中Ａ，Ｂ，Ｃ为输入变量，Ｘ为控制输入变量，
（１）试写出Ｆ１和Ｆ２输出函数表达式，
（２）列出Ｆ１（Ｘ，Ａ，Ｂ，Ｃ）和Ｆ２（Ｘ，Ａ，Ｂ，Ｃ）的真值表，
（３）指出该电路的逻辑功能．（１８分）
Ｆ１ ＝ＢＣＡ
＝（Ｂ
－
Ｃ＋ＢＣ
－
）Ａ
＝（Ｂ
－
Ｃ＋ＢＣ
－
）Ａ＋（Ｂ
－
Ｃ＋ＢＣ
－
）Ａ
－
＝（Ｂ
－
Ｃ
－
＋ＢＣ）Ａ＋（Ｂ
－
Ｃ＋ＢＣ
－
）Ａ
－
＝Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
＋ＡＢＣ
Ｆ２＝（ＢＣ）（ＸＡ）ＢＣ
Ｆ２ ＝（ＢＣ）（ＸＡ）＋ＢＣ
＝（ＢＣ）（ＸＡ）＋ＢＣ
＝（Ｂ
－
Ｃ＋ＢＣ
－
）（Ｘ
－
Ａ＋ＸＡ
－
）＋ＢＣ
＝Ｘ
－
ＡＢ
－
Ｃ＋Ｘ
－
ＡＢＣ
－
＋ＸＡ
－
Ｂ
－
Ｃ＋ＸＡ
－
ＢＣ
－
＋ＢＣ
Ｘ＝０
—０４—
Ｆ２＝Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋ＢＣ
Ｘ＝１
Ｆ２＝ＡＢ
－
Ｃ＋ＡＢＣ
－
＋ＢＣ
真值表
ＸＡＢＣ Ｆ２ Ｆ１ ＸＡＢＣ Ｆ２ Ｆ１
００００ ０ ０ １０００ ０ ０
０００１ ０ １ １００１ １ １
００１０ ０ １ １０１０ １ １
００１１ １ ０ １０１１ １ ０
０１００ ０ １ １１００ ０ １
０１０１ １ ０ １１０１ ０ ０
０１１０ １ ０ １１１０ ０ ０
０１１１ １ １ １１１１ １ １
功能描述
Ｘ＝０一位二进制全加器；
Ｘ＝１一位二进制全加器
２０１２年华侨大学考研题
举重比赛中有三个裁判，运动试举时，只有当两个或两个以上裁判认为试举有效的情况下才判定
运动员试举成功。设计判定举重比赛指示试举是否成功的逻辑电路要求写出设计全过程。（１５分）
解：这实际上就是三变量的多数表决器。令裁判为Ａ、Ｂ、Ｃ、输出指示为Ｌ成功为１、失败为０。与
分析题一样设计过程（略）
华南理工大学２０１２考研题
分析图示的功能电路：Ａ、Ｂ、Ｃ为输入，Ｙ３、Ｙ２、Ｙ１、Ｙ０为输出，写出Ｙ３、Ｙ２、Ｙ１、Ｙ０的逻辑函数式，并
化简为最简与或式。列出真值表，指出电路完成麽功能。（２０分）
浙江大学２００７年考研题
组合电路如图所示（１８分）
①写出函数Ｆ的表达式。
②列出函数Ｆ的真值表，并用卡诺图化简为最简与或式
—１４—
康华光《电子技术基础·数字部分》考研考点精讲
北京邮电大学２００９年考研题
图示组合电路的输出Ｆ表达式是（　　）
Ａ．Ｆ＝（ｘ＋ｙ＋ｚ）（ｘ＋ｙ＋ｚ）
Ｂ．Ｆ＝（ｘ＋ｙ）（ｘ＋ｚ）（ｘ＋ｙ＋ｚ）
Ｃ．Ｆ＝（ｘ＋ｙ）（ｘ＋ｚ）（ｘ＋ｙ＋ｚ）
Ｄ．Ｆ＝（ｘ＋ｙ）（ｘ＋ｚ）（ｘ＋ｙ＋ｚ）
浙江理工大学２００８年考研题
分析图示电路的逻辑功能，写出逻辑函数表达式，列出真值表，并说明其功能（１０分）
—２４—
第７讲　组合逻辑电路设计
组合逻辑电路的设计与分析过程相反，对于提出的实际问题，得出满足要求的逻辑电路。通常要
求电路简单，所用器件数目和器件种类都要尽可能的少。所以要对所得函数进行化简，有时还需要对
函数进行一定的变换，以便能用最少的门电路组成逻辑电路，使电路结构紧凑，工作可靠。
组合电路的设计过程大致如下：
→ → → →实际要求 列出真值表 写出方程 逻辑化简 组成电路
举例说明
例１：设计三变量表决器，其中Ａ具有否决权设：Ａ、Ｂ、Ｃ表示参加表决的三变量，Ｆ为表决结果。
我们定义Ａ、Ｂ、Ｃ为“１”表示赞成；“０”表示反对。Ｆ＝１表示通过，Ｆ＝０表示否决。其真值表为下图
所示
１．真值表
ＡＢＣ Ｆ
０００ ０
００１ ０
０１０ ０
０１１ ０
１００ ０
１０１ １
１１０ １
１１１ １
２．函数化简
—３４—
康华光《电子技术基础·数字部分》考研考点精讲
３．函数表达式
Ｆ＝ＡＢ·ＡＣ
如果我们选用与或非门实现，化简时按与或非门方式在卡诺图上圈。
Ｆ＝Ａ＋ＢＣ
例２：将输入三位二进制转换为三位格雷码
第１步：列出真值表
Ｂ２Ｂ１Ｂ０ Ｇ２Ｇ１Ｇ０
０００ ０００
００１ ００１
０１０ ０１１
０１１ ０１０
１００ １１０
１０１ １１１
１１０ １０１
１１１ １００
第２步：函数化简
Ｇ１＝Ｂ２Ｂ１＋Ｂ２Ｂ１＝Ｂ２Ｂ１
—４４—
Ｇ０＝Ｂ１Ｂ０＋Ｂ１Ｂ０＝Ｂ１Ｂ０
第３步：画出逻辑图
例３：设计一个二个一位二进制数Ａ、Ｂ比较电路．Ｆ１表示
Ａ＞Ｂ　　Ｆ２表示Ａ＝Ｂ　　Ｆ３表示Ａ＜Ｂ
电路的方框图如图所示
１．真值表
ＡＢ Ｆ１　Ｆ２　Ｆ３
００ ０１０
０１ １１０
１０ １００
１１ ０１０
２．逻辑函数式
Ｆ１＝ＡＢ
－
Ｆ２ ＝Ａ
－
Ｂ
－
＋ＡＢ
＝Ａ⊙Ｂ＝ＡＢ
＝Ａ
－
Ｂ＋ＡＢ
－
Ｆ３＝Ａ
－
Ｂ
３．逻辑图
—５４—
康华光《电子技术基础·数字部分》考研考点精讲
【北京科技大学２０１２年考研真题】（本题１５分）
有一Ｔ形走廊，在相会处有一路灯，在进入走廊的 Ａ、Ｂ、Ｃ三地各有灯开关，都能独立进行开闭。
任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设 Ａ、Ｂ、Ｃ代表三个开
关（输入变量），开关闭合其状态为１，断开其状态为０；灯亮Ｙ（输出变量）为１，灯灭为０。试设计该电
路，并画出最简的门电路。（注意要有充分的设计过程）
解：第一步：列真值表
Ａ　Ｂ　Ｃ Ｙ
０　０　０ ０
０　０　１ １
０　１　０ １
０　１　１ ０
１　０　０ １
１　０　１ ０
１　１　０ ０
１　１　１ １
第二步：写出函数表达式
Ｙ＝Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
＋ＡＢＣ
从函数表达式可看出无法再化简，可用四个与门一个或门实现。但我们可以进行变换，使电路更
简单合理
Ｙ＝Ａ
－
Ｂ
－
Ｃ＋Ａ
－
ＢＣ
－
＋ＡＢ
－
Ｃ
－
＋ＡＢＣ
　＝Ａ
－
（Ｂ
－
Ｃ＋ＢＣ
－
）＋Ａ（Ｂ
－
Ｃ
－
＋ＢＣ）
　＝Ａ
－
（ＢＣ）＋Ａ（Ｂ⊙Ｃ）
　＝Ａ
－
（ＢＣ）＋ＡＢＣ
　＝ＡＢＣ
组合电路的设计，关键的一步是列出真值表。下面再举几个例说明
例４：使用输入与非门设计一个三输入的组合电路，当输入的二进制码小于３时输出为０，否则
—６４—
为１。
ＡＢＣ　　Ｌ
０００　　０
００１　　０
０１０　　０
０１１　　１
１００　　１
１０１　　１
１１０　　１
１１０　　１
例５：试设计一可逆的四位码转换电路当Ｃ＝１时，将８４２１码转换为格雷码；Ｃ＝０时，将格雷码转
为８４２１码。
Ｃ Ｂ８ Ｂ４ Ｂ２ Ｂ１ Ｇ３ Ｇ２ Ｇ１ Ｇ０
０ ０ ０ ０ ０ ０ ０ ０ ０
０ ０ ０ ０ １ ０ ０ ０ １
０ ０ ０ １ ０ ０ ０ １ １
０ ０ ０ １ １ ０ ０ １ ０
０ ０ １ ０ ０ ０ １ １ ０
０ ０ １ ０ １ ０ １ １ １
０ ０ １ １ ０ ０ １ ０ １
０ ０ １ １ １ ０ １ ０ ０
０ １ ０ ０ ０ １ １ ０ ０
０ １ ０ ０ １ １ １ ０ １
０ １ ０ １ ０ １ １ １ １
０ １ ０ １ １ １ １ １ ０
０ １ １ ０ ０ １ ０ １ ０
０ １ １ ０ １ １ ０ １ １
　　　
Ｃ Ｇ３ Ｇ２ Ｇ１ Ｇ０ Ｂ８ Ｂ４ Ｂ２ Ｂ１
１ ０ ０ ０ ０ ０ ０ ０ ０
１ ０ ０ ０ １ ０ ０ ０ １
１ ０ ０ １ １ ０ ０ １ ０
１ ０ ０ １ ０ ０ ０ １ １
１ ０ １ １ ０ ０ １ ０ ０
１ ０ １ １ １ ０ １ ０ １
１ ０ １ ０ １ ０ １ １ ０
１ ０ １ ０ ０ ０ １ １ １
１ １ １ ０ ０ １ ０ ０ ０
１ １ １ ０ １ １ ０ ０ １
１ １ １ １ １ １ ０ １ ０
１ １ １ １ ０ １ ０ １ １
１ １ ０ １ ０ １ １ ０ ０
１ １ ０ １ １ １ １ ０ １
例３：试设计一个医院呼叫器。三个病员室，每个室均设有按钮Ａ、Ｂ、Ｃ、呼叫权限 Ａ＞Ｂ＞Ｃ护士
室有三个对应指示灯ＬＡ、ＬＢ、ＬＣ。
—７４—
康华光《电子技术基础·数字部分》考研考点精讲
解：规定Ａ、Ｂ、Ｃ按下为１，不安为０。灯亮为１、灭为０
ＬＡ＝Ａ　ＬＢ＝Ａ
－
Ｂ　ＬＣ＝Ａ
－
Ｂ
－
Ｃ
ＡＢＣ ＬＡＬＢＬＣ
０００ ０００
００１ ００１
０１０ ０１０
０１１ ０１０
１００ １００
１０１ １００
１１０ １００
１１１ １００
【浙江理工大学２００８年考研题】
有一水箱有大小两台水泵Ｍ１和Ｍ２供水，如图所示，箱中设置３个水位捡测元件Ａ、Ｂ、Ｃ。水面低
于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超
过Ｃ点时水泵停止工作；水位低于Ｃ高于Ｂ时Ｍ２单独工作；水位低于 Ｂ而高于 Ａ时 Ｍ１单独工作；
水位低于Ａ时Ｍ１和Ｍ２同时工作。试用门电路设计一个控制两台水泵的逻辑电路，电路尽量简单。
（１０分）
—８４—
第８讲　编码器与译码器
考点要求
译码器是各学校历届考试的重点。题型分析、设计均有。
１．给出电路，分析其功能；
２．根据给出的要求，用译码器和少量门电路实现。
３．经常与后面的时序电路组成综合性的考题，所以要求大家对译码器的功能要掌握的较好。
一、译码器／数据分配器
译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号号．（即电路的某种
状态）
译码器：具有译码功能的逻辑电路称为译码器。
译码器的分类：
唯一地址译码器：将一系列代码转换成与之一一对应的有效信号。（唯一地址译码器又常称为变
量译码器）
常见的唯一地址译码器：二进制译码器、显示译码器、二—十进制译码器
代码变换器：将一种代码转换成另一种代码
７４ＨＣ１３８（７４ＬＳ１３８）集成译码器
Ａ２Ａ１Ａ０ ０１２３４５６７
０００ ０１１１１１１１
００１ １０１１１１１１
０１０ １１０１１１１１
０１１ １１１０１１１１
１００ １１１１０１１１
１０１ １１１１０１１１
１１０ １１１１１１０１
１１１ １１１１１１１０
—９４—
康华光《电子技术基础·数字部分》考研考点精讲
值，无法与ｎ位有限的２ｎ个数字量输出Ｘ相对应。因此，必须将采样后的值只限于在某些规定个数的
离散的电平上，凡介于两个离散电平之间的采样值，就要用某种方式整理归并到这两个离散电平之一
上。这种将幅值取整归并的方式及过程称为“量化”。将量化后的有限个整量值用ｎ位一组的某种数
字代码（如二进制码、ＢＣＤ码或Ｇｒａｙ码等）对应描述以形成数字量，这种用数字代码表示量化幅值的
过程称作“编码”。
２．量化方式和量化误差
（１）只舍不入法。当输入ｕＩ在某两个相邻的量化值之间，即
（ｋ－１）·ｓ
"
ｕ１＜ｋ·ｓ（ｋ为整数）
（２）四舍五入法。当ｕＩ的尾数不足
ｓ
２时，用舍尾取整法得其量化值；当ｕＩ的尾数等于或大于
ｓ
２时，
则入整。
例如：已知ｓ＝１Ｖ，则ｕＩ＝２．１Ｖ时，ｕＩ＝２Ｖ；ｕＩ＝２．７Ｖ时ｕＩ ＝３Ｖ。
两种量化方法的比较
二、模数转换电路通常可分为两大类
１．间接法：
将采样保持的模拟信号，首先转换成与模拟量成正比的时间Ｔ或频率Ｆ，然后再将中间量Ｔ、Ｆ转
换成数字量。由于通常用频率恒定的时钟脉冲通过计数器来转换，因此也称
计数式。
特点是：速度低
精度高
抑制干扰能力较强
典型电路：双积分型Ａ／Ｄ转换器
电压频率转换型Ａ／Ｄ转换器
２．直接法：
通过与一套基准电压采样保持信号进行比较，从而直接转换成数字量。
特点：
速度快
—１６１—
康华光《电子技术基础·数字部分》考研考点精讲
三、双积分ＡＤＣ
双积分ＡＤＣ又称双斜率ＡＤＣ，是间接法的一种，它先将模拟电压 ｕＩ转换成与之大小对应的时间
Ｔ，再在时间间隔Ｔ内用计数器对固定频率计数，计数器所计的数字量就正比于输入模拟电压。
电路组成如图：
１．主要组成：
１）积分器：由运算放大器Ａ１和ＲＣ积分网络组成。他是
转换器的核心。其开关Ｓ受触发器Ｆｎ控制。
Ｑｎ＝０，Ｄ接输入电压ｕｉ，积分器对ｕｉ积分；
Ｑｎ＝１，Ｓ接基准电压－ＵＲＥＦ，积分器对#
ＵＲＥＦ
积分。其输出ｕＡ接过零比较器Ａ２。
２）过零比较器：ＵＡ＞０比较器输出ＵＣ＝０；
ＵＡ≤０比较器输出ＵＣ＝１
其输出ＵＣ接时钟控制门Ｇ。
３）时钟控制门Ｇ：ＵＣ＝１，Ｇ门打开，基准时钟通过计数器对其计数；ＵＣ＝０，Ｇ门被封闭，计数器停
止计数。
４）计数器和定时电路：
由ｎ＋１个触发器组成，Ｆ０…Ｆｎ－１组成ｎ位二进制计数器。在启动脉冲作用下，全部 ＦＦ置０Ｑｎ＝
０，积分器对ｕｉ积分，ｕＡ＜０，故ＵＣ＞０，Ｇ门开启，ｎ位二进制计数器计数，当计数器计到第２ｎ个时钟后
Ｑ０到Ｑｎ＋１为全“１”态返回到全“０”，向 Ｑｎ进位使 Ｑｎ＝１，发出定时控制信号。积分器对 －ＵＲＥＦ反相
—２６１—
积分。此时ＵＣ仍为１，计数器再次从０开始计数，直到积分器输出 ｕＡ＞０，使 ＵＣ＝０，Ｇ门关闭，此时，
计数器所计二进制数即为与输入模拟采样保持信号的平均值成正比的数字量。
（１）采样阶段：
在启动脉冲作用下，将全部触发器置０。由于 Ｑｎ＝０，使开关 Ｓ与输入信号 ｕＩ连接，Ａ／Ｄ转换开
始。ｕＩ加至积分器的输入端后，积分器对ｕＩ进行积分，输出为
ｕＡ＝－
１
τ∫
ｔ
０ｕ１ｄｔ
式中，τ＝ＲＣ，为积分时间常数。
由于ｕＡ＜０，过零比较器输出ＵＣ＝１，Ｇ门打开，ｎ位二进制计数器从０开始计数，一直到
ｔ＝Ｔ１＝２
ｎＴＣＰ
ｕＡ＝ＵＡ０＝－
Ｔ１
τ
ｕＩ＝－
２ｎＴＣＰ
τ
ｕＩ
触发器Ｆ０～Ｆｎ－１又全部回到０，而触发器Ｆｎ由０翻至１，Ｑｎ＝１，开关Ｓ转接至基准电源－ＵＲ，采样
阶段结束。此时
ｕＡ＝ＵＡ０＝－
Ｔ１
τ
ｕＩ＝－
２ｎＴＣＰ
τ
ｕＩ
（２）比较阶段：开关Ｓ转接至基准电源
#
ＵＲ后，积分器对－ＵＲ进行积分，积分器输出
ｕＡ＝ＵＡ０－
１
τ∫
ｔ
Ｔ１（－ＵＲ）ｄｔ＝－
２ｎＴＣＰ
τ
ｕ１＋
ＵＲ
τ
（ｔ－Ｔ１）
当ｕＡ≥０时，过零比较器输出ＵＣ＝０，Ｇ门被封锁，计数器停止计数。假设此时计数器已记录了Ｎ
个脉冲，则
Ｔ２＝ｔ－Ｔ１＝ＮＴＣＰ
代入上式得
ｕＡ＝－
２ｎＴＣＰ
τ
ｕ１＋
ＵＲ
τ
ＮＴＣＰ＝０
求得
Ｎ＝２
ｎ
ＵＲ
ｕＩ
—３６１—
康华光《电子技术基础·数字部分》考研考点精讲
由此式可见：计数器所计脉冲数Ｎ与输入电压ｕｉ成正比，Ｎ所对应的二进制代码即为输出的数字
量。实现ＡＤＣ。该ＡＤＣ：抗干扰能力强。但转换时间长。一般用在对速度要求不高的仪器仪表中。
２．逐次逼近式ＡＤＣ
四位逐次逼近型Ａ／Ｄ转换器原理框图
输出与输入数码的关系
逐次逼近型Ａ／Ｄ转换器是采用较多的一种。他的转换过用天平称物种相似。从最重的砝码开
始放，与被称物体进行比较，若物体重于砝码，则该砝码保留，否则移去。再加第二个次重砝码……照
此进行下去，一直到加到最小一个砝码。将全部留下的砝码重量相加，就是物体重量。逐次逼近型
Ａ／Ｄ转换器，就是将输入模拟信号与不同的参考电压做多次比较，使转换所得得数字量在数值上逐次
逼近输入模拟量。
举例说明如下：
四位逐次逼近型Ａ／Ｄ电路，ＵＲＥＦ＝８Ｖ，输入模拟ｕｉ＝６．３Ｖ。工作过程如下
首先高位为１，及数字量为
１０００→（８／１６）×８＝４Ｖ＜６．３Ｖ　　故该位的１保留
１１００→（１２／１６）×８＝６Ｖ＜６．３Ｖ　　故该位的１保留
—４６１—
１１１０→（１４／１６）×８＝７Ｖ＞６．３Ｖ　　故该位的１移去
１１０１→（１３／１６）×８＝６．５Ｖ＞６．３　　故该位的１移去
与全部参考电压比较结束得６．３Ｖ→１１００
如用８位逐次逼近型Ａ／Ｄ转换器，过程如下
１０００００００→（１２８／２５６）×８＝１２８／３２＝４Ｖ＜６．３Ｖ　　保留该位
１１００００００→（１９２／２５６）×８＝１９２／３２＝６Ｖ＜６．３Ｖ　　保留该位
１１１０００００→（２２４／２５６）×８＝２２４／３２＝７Ｖ＞６．３Ｖ　　移去该位
１１０１００００→（２０８／２５６）×８＝２０８／３２＝６．５ｖ＞６．３Ｖ　　移去该位
１１００１０００→（２００／２５６）×８＝２００／３２＝６．２５Ｖ＜６．３Ｖ　　保留该位
１１００１１００→（２０４／２５６）×８＝２０４／３２＝６．３７５Ｖ＞６．３Ｖ　　移去该位
１１００１０１０→（２０２／２５６）×８＝２０２／３２＝６．３１２５Ｖ＞６．３Ｖ　　移去该位
１１００１００１→（２０１／２５６）×８＝２０１／３２＝６．２８１２５Ｖ＜６．３Ｖ　　保留该位
比较结束
６．３Ｖ→１１００１００１
由上面的例子可看出
①位数越多精度越高
②位数越多转换时间越长
转换时间
Ｔ＝（ｎ＋１）Ｔｃｐ
ｎ是逐次逼近型Ａ／Ｄ转换器的位数Ｔｃｐ是时钟信号的周期
３．并行比较型电路
三位二进制数的并行比较型ＡＤＣ电路
输入模拟电压的范围ｕＩ＝０～８Ｖ，ｕＩｍ＝８Ｖ；输出三位二进制代码（ｎ＝３）。采用四舍五入的量化方
式，量化间隔ｓ＝
２ｕＩｍ
２ｎ＋１－１
＝２１５ｕＩｍ＝
１６
１５Ｖ量化标尺是用电阻分压器形成
１
１５ＵＲ，＝
３
１５ＵＲ，…，
１３
１５ＵＲ各分度
值的，并作为各比较器Ｃ１～Ｃ７的比较参考电平。因采用四舍五入法量化，第一个比较器的参考电平应
—５６１—
康华光《电子技术基础·数字部分》考研考点精讲
取
ｓ
２＝
１
１５·ＵＲ＝
８
１５Ｖ。采样保持后的输入电压ｕＩ与这些分度值相比较，当 ｕＩ大于比较参考电平时，比
较器输出１电平，反之输出０电平，从而各比较器输出电平的状态就与输入电压量化后的值相对应。
各比较器输出并行送至由Ｄ触发器构成的寄存器内，再经过编码电路将比较器的输出转换成三位二
进制代码ｘ２ｘ１ｘ０。输入电压与代码的对应关系如表８－２所示。
输入电压与代码的对应关系
四、ＡＤＣ的主要技术指标
１．分辨率
分辨率指ＡＤＣ对输入模拟信号的分辨能力。从理论上讲，一个ｎ位二进制数输出ＡＤＣ应能区分
输入模拟电压的２ｎ个不同量级，能区分输入模拟电压的最小值为满量程输入的１／２ｎ。在最大输入电
压一定时，输出位数愈多，量化单位愈小，分辨率愈高。例如，ＡＤＣ输出为八位二进制数，输入信号最
大值为５Ｖ，其分辨率为
分辨率＝
Ｕｍ
２８
＝５２５６＝１９．５３ｍＶ
２．转换误差
转换误差通常是以输出误差的最大值形式给出。它表示 ＡＤＣ实际输出的数字量和理论上的输
出数字量之间的差别，常用最低有效位的倍数表示。如给出相对误差小于等于 ±ＬＳＢ／２，这就表明实
际输出的数字量和理论上应得到的输出数字量之间的误差小于最低位的半个字。
３．转换速度
转换时间是指ＡＤＣ从转换信号到来开始，到输出端
得到稳定的数字信号所经过的时间。此时间与转换电路
的类型有关。不同类型的转换器，其转换速度相差很大。并行 ＡＤＣ转换速度最高，八位二进制
输出的单片ＡＤＣ其转换时间在５０ｎｓ内，逐次逼近型ＡＤＣ转换速度次之，一般在１０～５０μｓ，也有的可
达数百纳秒。双积分式ＡＤＣ转换速度最慢，其转换时间约在几十毫秒至几百毫秒间。实际应用中，
—６６１—
应从系统总的位数、精度要求、输入模拟信号的范围及输入信号极性等方面综合考虑ＡＤＣ的选用。
集成ＡＤＣ
　　　　　
—７６１—
康华光《电子技术基础·数字部分》考研考点精讲